低功耗同步解调器设计注意事项

本文通过探讨在具有严格功耗和成本限制的系统中使用同步解调进行传感器信号调理的一些设计考虑因素来扩展讨论。经过精心设计，模拟系统在简单、低成本和低功耗方面无与伦比。这种架构在模拟域中执行大部分信号处理。

传感器激励

传感器无处不在，用于测量温度、光、声音和各种其他环境参数。一些传感器充当与参数相关的电压或电流源。例如，热电偶产生的电压与参考结和测量点之间的温差成正比。大多数传感器具有传递函数，这些传递函数遵循与物理参数的已知关系。传递函数通常为阻抗，其中电流是传感器输入，传感器两端的电压指示感兴趣的参数。电阻传感器（如称重传感器、RTD 和电位计）分别用于测量应变、温度和角度。首先，电阻式传感器与频率无关，没有相位响应。

许多传感器需要交流激励信号，因为它们的传递函数在频率和相位上发生变化。示例包括电感式接近传感器和电容式湿度传感器。生物特征阻抗测量可以产生有关呼吸频率、脉搏率、水合作用和许多其他生理参数的信息。在这些情况下，幅度、相位或两者可用于确定感测参数的值。

在某些应用中，探头将被测样品变成传感器。例如，色度计使用LED将光线照射到被测液体样品中。样品的光吸收调节光电二极管检测到的光量，以揭示被测液体的特征。血氧水平可以通过测量血管组织中红光和红外光的光吸收差异来确定。超声波换能器根据超声波在气体中传播时的多普勒频移来测量气体流速。所有这些系统都可以使用同步解调来实现。

图1所示为用于测量传感器输出信号的同步解调系统。激励信号，fx，充当载波，传感器根据被测参数的幅度、相位或两者进行调制。信号可以放大和滤波，然后由相敏检波器（PSD）调制回直流。输出滤波器（OF）将信号的带宽限制在被测参数的频率范围内。

图1.同步解调系统。

传感器输出端的噪声可能是由内部源或外部耦合引起的。低频（1/f）噪声通常会限制传感器或测量电子设备的性能。许多传感器也容易受到低频环境噪声的干扰。光学测量容易受到背景光的影响，电磁传感器容易受到电源辐射的影响。自由选择激励频率以避免噪声源是同步解调的一个关键优势。

选择能够降低这些噪声源影响的激励频率是优化系统性能的重要方法。所选的激励频率应具有低本底噪声，并且距离噪声源足够远，以便适度的输出滤波可以将噪声降低到可接受的水平。传感器激励通常是功率预算中最大的项目。如果传感器的灵敏度与频率的关系已知，则可以通过以灵敏度较高的频率激励传感器来降低功耗。

相敏检测器

了解抗混叠滤波器（AAF）和OF的要求需要了解PSD。考虑一个PSD，它使用激励信号将输入信号同步乘以+1和–1。这相当于将输入信号乘以相同频率的方波。图2a显示了输入信号、基准电压源和PSD输出的时域波形，其中输入信号是相对于基准电压源具有任意相位的方波。

当输入和基准完全同相时，相对相位为0°，开关输出为直流，PSD输出电压为+1。随着相对相位的增加，开关输出变为参考频率两倍的方波，占空比和平均值线性减小。在相对相位为90°时，占空比为50%，平均值为0。在相对相位为180°时，PSD输出电压为–1。图2b显示了方波和正弦波输入信号的相对相位从0°扫描到360°时PSD的平均输出值。

 

图2.（a） 私营部门司的时域波形。

（b） 私营部门司产出作为相对相位函数的平均值。

正弦波情况不如方波情况直观，但可以通过逐项相乘并分为和差分量来计算，如下所示：

根据需要，PSD产生与基频下输入信号相对相位的余弦成比例的响应，但它也产生对信号的每个奇次谐波的响应。由于输出滤波器被认为是相敏检波器的一部分，信号传输路径看起来像一系列以参考信号的奇次谐波为中心的带通滤波器。带通滤波器的带宽由低通输出滤波器的带宽决定。PSD输出响应是这些带通滤波器的总和，如图3所示。直流处出现的响应部分落在输出滤波器的通带内。在参考频率的偶次谐波处出现的响应部分将被输出滤波器抑制。

图3.有助于PSD输出的信号输入频谱。

乍一看，输出滤波器通带中无限的谐波混叠似乎注定了这种方法的失败。但是，噪声混叠的影响得到了缓解，因为每个谐波项都按递减因子缩放，并且各种谐波处的噪声相加为平方根和。假设输入信号的噪声频谱密度恒定，我们可以计算谐波混叠的噪声影响。

让 Vn是以基频为中心的传输窗口中的积分噪声。总均方根噪声，VT是

使用一个方便的公式来计算几何级数的总和，该公式指出

谐波窗口引起的均方根噪声增加为

因此，所有谐波窗口引起的均方根噪声仅使总噪声增加11%或1 dB。输出仍然容易受到带通滤波器通带中的干扰因素的影响，PSD之前传感器或电子设备的谐波失真会导致输出信号误差。如果这些谐波失真项大得令人无法接受，则可以使用抗混叠滤波器来减少它们。以下设计示例将考虑抗混叠和输出滤波器的要求。

LVDT设计示例

图4显示了一个同步解调电路，该电路从线性可变位移变压器（LVDT）中提取位置信息，LVDT是一种特殊绕组的变压器，具有固定在待测位置上的可移动磁芯。激励信号施加到初级。次级上的电压与磁芯的位置成比例变化。

LVDT有许多类型以及从中提取位置的方法。该电路在4线模式下使用LVDT。两个LVDT次级输出连接，使电压相互对立，执行减法。当LVDT磁芯处于零位置时，次级上的电压相等，绕组两端的差电压为零。当磁芯从零点位置移动时，次级绕组两端的压差增加。LVDT输出电压的符号随方向而变化。本例选择的LVDT测量±2.5mm的满量程磁芯位移。电压传递函数为0.25，这意味着当磁芯从中心位移2.5 mm时，施加到初级端的差分输出将为每伏250 mV。

图4.简化的LVDT位置检测电路。

集成同步解调器

ADA2200集成同步解调器采用独特的电荷共享技术，在模拟域中执行离散时间信号处理。其信号路径由输入缓冲器、执行抗混叠滤波的FIR抽取滤波器、可编程IIR滤波器、相敏检波器和差分输出缓冲器组成。其时钟生成功能将激励信号与系统时钟同步。可编程功能通过SPI兼容接口进行配置。

图5.ADA2200同步解调器

24位Σ-Δ型ADC产生的4.92 MHz时钟用作主时钟。ADA2200产生为滤波器和PSD计时所需的所有内部信号，以及在RCLK引脚上生成激励信号。它将主时钟除以 1024，以产生 4.8kHz 信号来控制 CMOS 开关。CMOS 开关将低噪声 3.3V 源转换为 LVDT 的方波激励信号。用于激励源的 3.3V 电源也用作 ADC 基准电压源，因此电压源中的任何漂移都不会降低测量精度。在满量程位移时，LVDT将输出1.6 V峰峰值输出电压。

抗锯齿滤波

LVDT输出和ADA2200输入之间的RC网络提供LVDT输出信号的低通滤波，并产生最大化解调器输出信号所需的相对相移。回想一下图2b，最大PSD输出是如何在0°或180°的相对相移时发生的。ADA2200具有90°相位控制功能，也可使用±90°相对相位偏移。

解调频率的奇数倍处的信号能量将出现在输出滤波器的通带中。FIR抽取滤波器实现抗混叠滤波，在这些频率下提供至少50 dB的衰减。

如果需要，IIR滤波器可以提供额外的滤波或增益。由于IIR滤波器位于相敏检波器之前，其相位响应将影响PSD信号输出带宽。在设计滤波器响应时必须考虑到这一点。

输出滤波器

应选择输出滤波器的通带，使其与被测参数的带宽相匹配，但要限制系统的宽带噪声。输出低通滤波器还必须抑制在PSD的偶数倍处产生的输出杂散。

本电路使用AD7192 Σ-Δ型ADC固有的LPF。它可以被编程为具有 sinc。3或 sinc4响应，传递函数以输出数据速率的倍数归零。图 6 显示了 sinc3传递函数归一化为ADC输出数据速率。

将ADC的输出数据速率设置为等于解调频率，可抑制PSD输出端的杂散。ADC的可编程输出数据速率充当可选带宽输出滤波器。可用的输出数据速率（f数据） 为 4.8 kHz/n，其中 1 ≤ n ≤ 1023。因此，ADC针对每个输出数据值在n个解调时钟周期内对解调器输出求平均值。由于主时钟和ADC时钟是同步的，ADC输出滤波器的传递函数零点将直接落在调制频率的每个谐波上，并且对于n的任何值，所有输出杂散都将被抑制。

图6.AD7192 sinc3滤波器传递函数

可编程输出数据速率可在噪声和带宽/建立时间之间进行直接权衡。输出滤波器的噪声带宽为0.3 × f数据;3 dB 频率：0.272 × f数据;和 3/F 的建立时间数据.

ADC数字滤波器在4.8 kHz的最高输出数据速率下具有约1.3 kHz的3 dB带宽。解调器和ADC之间的RC滤波器在该频率下相对平坦，以最大限度地降低ADC所需的带宽。在最大数据速率较低的系统中，RC滤波器转折频率可以成比例地降低。

噪声性能

电路的输出噪声是ADC输出数据速率的函数。表1显示了数字化数据中的有效位数与ADC采样速率的关系，假设满量程输出电压为2.5 V。噪声性能与LVDT磁芯位置无关。

表 1.噪声性能与带宽的关系

 

模数转换器数据速率	输出带宽（赫兹）	ENOB （rms）	ENOB （p-p）
4800	1300	13.8	11.3
1200	325	14.9	12.3
300	80	15.8	13.2
75	20	16.2	13.5

 

如果ADA2200的输出噪声与频率无关，则输出数据速率每降低4×，预期有效位数将增加一位。由于ADA2200输出驱动器的1/f噪声在较低的输出数据速率下，ENOB不会增加太多，在较低的输出数据速率下，该噪声开始主导本底噪声。

线性

通过首先在±2.0 mm的磁芯位移下执行两点校准来测量线性度。根据这些测量结果，确定了斜率和偏移量，以建立最佳直线拟合。接下来，在±2.5毫米满量程范围内对磁芯位移进行测量。从直线数据中减去测量数据以确定线性误差。

图7.位置线性误差与LVDT磁芯位移的关系。

用于电路评估的 E 系列 LVDT 在 ±2.5mm 位移范围内指定了 ±0.5% 的线性度。电路性能超过LVDT规格。

功耗

该电路的总功耗为10.2 mW，其中驱动LVDT的功率为6.6 mW，其余部分为3.6 mW。通过增加LVDT激励信号，可以提高电路SNR，但代价是功耗增加。或者，可以通过降低LVDT激励信号并使用低功耗、双通道运算放大器放大LVDT输出信号以保持电路的SNR来降低功耗。

结论

许多传感器信号调理挑战都具有可以通过同步解调解决的特性。激励频率低于1 MHz且动态范围要求在80 dB至100 dB范围内的系统可以通过低成本、低功耗模拟电路来解决，只需最少的数字后处理。了解相敏检波器的工作原理以及传感器输出端可能的噪声特性是确定系统滤波器要求的关键。

审核编辑：郭婷