采用RF DAC的多频段、多标准发射器设计

作者：Assaf Toledano and Yi Zhang

无线通信网络正在迅速发展。消费者对数据服务需求的快速扩展要求覆盖范围更广，带宽更高，同时多种空气标准并存。不同的无线电技术和不断增加的频率分配使控制网络和降低成本变得更加复杂。无线服务提供商正在寻找解决方案，不仅要保护其现有投资，还要简化系统，以应对未来的网络升级和容量扩展。

要满足所有这些需求，需要一种高效且相对便宜的解决方案来解决构建多频段、多标准无线电 （MB-MSR） 基站的问题。支持基站设计这种演变的技术进步之一是新一代射频数模转换器（RF DAC），例如ADI公司的AD9129。在本文中，我们将探讨使用RF DAC的MB-MSR发射器设计中需要考虑的主要方面。

传统变送器架构

图1（a）显示了在无线基站发射器设计中广泛实现的架构。同相 （I） 和正交 （Q） 输入数据在 DAC 中经过数字调制并转换为一对中频 （IF） 的 I 和 Q 输出信号。应正确选择IF，使其足够高，使带通滤波器抑制调制镜像，但又足够低，使DAC保持良好的输出性能。该架构已在多代单频段无线电设计中成功实现。优点和设计权衡是众所周知的。然而，这种架构存在一些固有的局限性，使得在多频段无线电设计中规划频率变得更加困难。图1（b）显示了将此架构直接应用于多频段设计时经常遇到的限制之一。在单频段无线电中，DAC输出端信号的谐波通常被视为带外杂散信号，并由DAC之后的低通滤波器抑制。在双频应用中，这些谐波可能会进入频带并落在较高发射频带内。图1（c）所示的方法避免了这种限制。两个信号带以复域中的直流为中心放置。谐波变为带外，可以滤除。由于实际信号带宽较窄，这种方法对DAC采样速率和低通滤波器带宽的要求也较低。然而，这种频率规划的问题出现在调制器输出端。根据每个频段与本振（LO）的距离，每个信号的调制镜像倾向于落在另一个频段附近。虽然复杂的正交纠错（QEC）算法可以帮助抑制镜像，但它可能会给基带信号处理引擎增加额外的负担，因为当图像在带内时，模拟滤波技术不可用。

图1.传统发射机架构中双频无线电（频段1和频段3）的频率规划示例;a） 发射机信号链排队;b） 中频转换;c） 直接转换。

直接至射频发射器架构

从架构角度来看，DAC在无线电传输系统中起着关键作用。它的速度和性能决定了数模转换可以执行到天线的距离。RF DAC将数字信号处理的范围从基带域扩展到天线。它能够直接在最终输出频率上合成基带数字信号，从而基本上将传统架构的模拟上变频操作吸收到数字域中。数字频率转换在频率规划和噪声方面提供了更大的灵活性和更高的性能。这对MB-MSR设计特别有吸引力。

使用RF DAC的频率规划更加灵活，因为数字调制是理想的，不会产生可能干扰信号的调制镜像。DAC采样时钟频率是唯一需要在频率规划中确定的设计变量。图2显示了使用RF DAC进行直接RF合成的架构，以及它支持双频段应用的能力，而不会在传统架构中出现问题。在本例中，双频信号直接在最终传输频带频率上合成。选择DAC采样时钟频率，使信号的谐波远远超出目标频带，并且可以在信号馈入下一个RF级之前进行滤波。

图2.直接到RF发射器架构中双频段无线电（频段1和频段3）的频率计划示例;a） 发射机信号链排队;b） 直接到射频的转换。

直接至RF架构的噪声性能更好，原因有二。首先是消除模拟上变频级。在传统架构中，发射信号链的总噪声系数通常由调制器噪声主导，因为DAC在调制器输出端贡献的噪声通常低于调制器输出折合的本底噪声。去掉调制级后，系统设计人员可以利用DAC的低本底噪声和RF放大器的高增益来降低系统噪声系数。改善本底噪声的第二个原因是在多个频段传输时降低了天线的插入损耗，因为不需要合路器。RF DAC合成多个频段的能力除了降低复杂性外，还提高了系统的整体性能，从而降低了尺寸和成本。

直接至RF架构的电路板设计注意事项

典型的多频段通信系统包括数据接口逻辑、现场可编程门阵列 （FPGA） 或专用 ASIC、DAC、滤波器、增益模块和 RF 功率放大器。在通道卡中，DAC充当数字逻辑和RF模拟输出驱动网络之间的接口。DAC在系统中起着重要作用，因为其性能、采样速率和带宽都会影响系统架构和设计。

一些关键电路，如DAC输出路径、时钟电路、传输线、电源和返回路径，需要特别注意，以确保其设计正确，以实现最佳性能。可能需要对这些模块以及DAC印刷电路板（PCB）进行分析和仿真。

此外，电源布线可能具有挑战性。数字逻辑包括I/O和内核逻辑电源，而RF输出网络可以包括多达四个或五个额外的电源。电源域必须彼此隔离，信号返回路径需要仔细管理，以确保电源域之间没有串扰。保持电源彼此隔离对于低噪声性能至关重要。

主DAC时钟是系统卡上最关键的信号之一。DAC时钟是一种差分信号，通过栅栏与其他信号隔离。此外，还控制返回路径，以确保无耦合或串扰。耦合到时钟上的任何信号都将直接出现在DAC的输出端。破坏时钟的数字信号降低了系统中的噪声容限。甚至DAC输出也必须防止耦合到时钟上，因为这会导致二次谐波和潜在的其他谐波出现在输出频谱中。最好使时钟驱动器尽可能靠近DAC，以降低噪声和其他耦合问题。DAC输出通过传输线连接到其负载。这些传输线的阻抗根据负载进行仔细控制，以确保DAC输出信号的可预测行为。RF DAC的输出阻抗与封装和芯片有关，因此层压板的影响必须包含在输出级的分析和仿真中。DAC和负载之间的匹配阻抗对于最大化从DAC到目的地的功率传输以及最小化从目的地到DAC的反射至关重要。正确的传输线设计可提高信噪比（SNR），这对于良好的多频段通信系统是必要的。

如今，典型的多频段通信系统包括多个RF链，由IF DAC、正交调制器、带通滤波器、RF功率放大器和天线前的最终滤波器级组成。这种架构需要大量的电路板空间，才能将多个频段安装到单个发射器中。如此大量的组件消耗大量功率并产生大量热量，需要通过散热器或风扇去除，这增加了整个系统设计的复杂性和成本。由于RF DAC具有足够的带宽来合成多个RF频段，因此它们可用于创建具有多频段输出的单个发射器。例如，可能需要三对IF DAC、三个调制器和三个带通滤波器的三频段发射器可以用产生所有三个频段的单个RF DAC和输出滤波器代替。随着功率放大器设计迁移到更宽的带宽，由于不同RF链中的元件数量减少到仅在功率放大器之后需要的元件数量，因此可以实现更大的电路板空间节省。因此，可以使用RF DAC、DAC和功率放大器之间的输出滤波器、功率放大器以及功率放大器和天线之间的输出滤波器来实现多频段发射器。

测量结果

信号链

图3显示了AD9129 RF DAC在2764.8 MSPS采样速率下的输出，该DAC采用可选模式，支持使用第二个奈奎斯特区。在三个不同的频段合成了八个5 MHz宽的W-CDMA通道。创建了两个 1825 MHz 至 1835 MHz 的通道，另外两个通道的 1845 MHz 至 1855 MHz，以及四个 2130 MHz 至 2150 MHz 的通道。信号在可编程门阵列（FPGA）中产生，然后由RF DAC直接合成。

 

 

 

 

图3.采样速率为2764.8 MSPS时AD9129 RF DAC输出的测量频谱分析仪图;a） 第二个奈奎斯特区的八个5 MHz宽W-CDMA信道;b） 两个 5 MHz 宽的 W-CDMA 信道，频率为 1825 MHz 至 1835 MHz;c） 两个 5 MHz 宽的 W-CDMA 信道，频率为 1845 MHz 至 1855 MHz;d） W-CDMA信道之间两个信道的间隙;e） 四个 5 MHz 宽的 W-CDMA 信道，频率为 2130 MHz 至 2150 MHz。

图4显示了AD9129在2764.8 MSPS采样速率下的输出，采用在第一奈奎斯特区进行合成的模式。在两个不同的频段合成了四个5 MHz宽W-CDMA信道和四个LTE下行信道。创建了四个 871 MHz 至 891 MHz 的 W-CDMA 信道和 4 个 729 MHz 至 749 MHz 的 LTE 下行信道。

 

 

图4.采样速率为2764.8 MSPS时AD9129 RF DAC输出的测量频谱分析仪图;a） 第一个奈奎斯特区的四个MHz宽W-CDMA信道和四个5兆赫LTE信道;b） 四个 5 MHz 宽 LTE 信道，频率为 729 MHz 至 749 MHz;c） 四个 5 MHz 宽的 W-CDMA 信道，频率为 871 MHz 至 891 MHz。

总结

现代无线通信网络需要灵活、易于升级的多频段、多标准基站。直接至RF发射机架构为多频段、多标准无线电发射机设计提供了具有成本效益的解决方案。RF DAC技术（如ADI公司的AD9129）的进步有助于降低多频段和多标准无线电设计的门槛，并显示出未来更多设计使用直接到RF架构的良好趋势。

审核编辑：郭婷