适用于Altera FPGA的电源解决方案

现场可编程门阵列 （FPGA） 用于各种应用和终端市场，包括数字信号处理、医学成像和高性能计算。本应用笔记概述了与FPGA供电相关的问题。本文还讨论了Maxim为Altera® FPGA供电的解决方案。

介绍

现场可编程门阵列（FPGA）用于各种应用和终端市场，由于其出色的设计灵活性和低工程成本，它们已经获得了超过ASIC的市场份额。FPGA 的电源设计和管理是整个应用的重要组成部分。本文讨论了克服一些电源设计挑战的方法，并解释了成本、尺寸和效率之间的权衡。此外，还介绍了Maxim的Altera® FPGA解决方案。

FPGA 概述

FPGA 是可编程器件，由一系列通过可编程互连连接的可配置逻辑块 （CLB） 组成。这些CLB通常包括各种数字逻辑元件，如查找表、触发器、多路复用器等。FPGA 的其他组件包括输入/输出引脚驱动电路 （I/O）、存储器和数字时钟管理 （DCM） 电路。现代 FPGA 集成的功能包括 FIFO 和纠错码 （ECC） 逻辑、DSP 模块、PCI Express® 控制器、以太网 MAC 模块和高速千兆位收发器（图 1）。

图1.典型的 FPGA 应用框图。

面向 FPGA 应用的系统级电源架构

通信应用中的大多数高性能/高功率FPGA应用都基于由48V背板供电的插件卡构建。在这些应用中，各个卡通常使用两级中间总线架构 （IBA）（图 2）。第一级是降压转换器，将48V转换为中间电压，例如12V或5V。出于安全原因，插件卡通常彼此隔离，并消除电流环路和卡之间干扰的可能性。IBA的第二阶段是使用称为“负载点”（POL）稳压器的非隔离稳压器将中间电压转换为多个较低的直流电压。用于计算、工业和汽车应用的FPGA通常采用12V至24V非隔离电源供电。

图2.用于 FPGA 的典型 2 级中间总线架构 （IBA）。

POL 稳压器

POL是高性能稳压器，其V外导轨放置在靠近其各自负载的位置。这有助于解决高瞬态电流要求的困难和FPGA等高性能半导体器件的低噪声要求。设计 POL 时要考虑的应用程序级参数包括：

成本

大小

效率

分配给上述每个参数的优先级通常取决于终端市场。因此，应独立考虑每个解决方案。例如，工业和医疗市场倾向于尺寸而不是成本，而无线应用通常倾向于成本而不是尺寸。效率对于使用电池运行的应用尤为重要，消费类应用非常注意这三个参数。所需的效率通常决定了使用哪种DC-DC稳压器，是低压差线性稳压器还是开关模式电源。

低压差线性稳压器 （LDO）

LDO 实现相对简单、价格低廉且产生的噪声非常小。LDO 的主要缺点是效率差，这取决于 V 的比率外到 V在.例如，带 V 的 LDO在= 3.3V 和 V外= 1.2V的效率仅为36%。功率差以热量的形式消散。

开关模式电源 （SMPS）

SMPS的效率通常>90%，但比LDO更难实施。与LDO相比，它们还传导和辐射更多的噪声。

LDO通常被考虑用于功耗要求相对较低的应用。SMPS因其更高的效率而用于更高功率的应用，这是热管理和可靠性的重要参数。更高的效率导致更低的器件温度，从而提高可靠性，并通过更小的散热器要求减小整体解决方案尺寸。

典型 FPGA 电源要求

高性能器件的一个很好的例子是Altera Stratix® V FPGA。表1显示了该器件的电源要求。

 

表 1.Altera Stratix V 电源的推荐工作条件*
电源	描述	电压（V，最小值）	电压（V，典型值）	电压（V，最大值）
VCC	核心电压和外围电路电源	0.82	0.85	0.88
VCCPT	用于可编程电源技术的电源	1.45	1.5	1.55
VCCAUX	可编程电源技术的辅助电源	2.375	2.5	2.625
VCCPD	I/O 预驱动器 （3.0V） 电源	2.85	3.0	3.15
	I/O 预驱动器 （2.5V） 电源	2.375	2.5	2.625
VCCIO	I/O 缓冲器 （3.0V） 电源	2.85	3.0	3.15
	I/O 缓冲器 （2.5V） 电源	2.375	2.5	2.625
	I/O 缓冲器 （1.8V） 电源	1.71	1.8	1.89
	I/O 缓冲器 （1.5V） 电源	1.425	1.5	1.575
	I/O 缓冲器 （1.35V） 电源	1.283	1.35	1.45
	I/O 缓冲器 （1.25V） 电源	1.19	1.25	1.31
	I/O 缓冲器 （1.2V） 电源	1.14	1.2	1.26
VCCPGM	配置引脚 （3.0V） 电源	2.85	3.0	3.15
	配置引脚 （2.5V） 电源	2.375	2.5	2.625
	配置引脚 （1.8V） 电源	1.71	1.8	1.89
VCCA_FPLL	PLL模拟稳压器电源	2.375	2.5	2.625
VCCD_FPLL	PLL数字稳压器电源	1.45	1.5	1.55
VCCBAT	电池备用电源（用于设计安全易失性密钥寄存器）	1.2	—	3.0
收发器 GX 和 GS 电源
VCCA_GXBL**	收发器高压电源（左侧）	2.85, 2.375	3.0, 2.5	3.15, 2.62
VCCA_GXBR**	收发器高压电源（右侧）
VCCHIP_L	收发器 HIP 数字电源（左侧）	0.82	0.85	0.88
VCCHIP_R	收发器 HIP 数字电源（右侧）
VCCHSSI_L	收发器 PCS 电源（左侧）	0.82	0.85	0.88
VCCHSSI_R	收发器 PCS 电源（右侧）
VCCR_GXBL	接收器电源（左侧）	0.82, 0.95	0.85, 1.0	0.88, 1.05
VCCR_GXBR	接收器电源（右侧）
VCCR_GXBL	发射机功率（左侧）	0.82, 0.95	0.85, 1.0	0.88, 1.05
VCCT_GXBR	发射器功率（右侧）
VCCH_GXBL	发射器输出缓冲功率（左侧）	1.425	1.5	1.575
VCCH_GXBR	变送器输出缓冲功率（右侧）

 

*有关Altera Stratix V的最新信息，请访问 www.altera.com/products/devices/stratix-fpgas/stratix-v/stxv-index.jsp。
**如果 CMU PLL、接收器 CDR 或两者配置为基本数据速率> 6.5Gbps，则该电源必须连接到 3.0V。最高可达 6.5Gbps，您可以将此电源连接到 3.0V 或 2.5V。

对于大多数应用，为每个电压轨配备单独的电源是不切实际的。因此，Altera提供了电源共享指南。例如，数据速率≤6.5Gbps的Stratix V收发器设计通常可以使用图3所示的配置。这可能需要SMPS有时每个提供高达20A的电流。

图3.数据速率 = 6.5Gbps 的 Stratix V 收发器的电源共享。

Altera 等 FPGA 制造商通常拥有软件电子表格，用于根据 FPGA 器件所需的功能估算该器件的功率要求。有关详细信息，请参阅 www.altera.com/power。设计人员应在早期设计阶段使用这些电子表格，以帮助选择合适的电源和热管理组件。表 2 显示了图 3 所示的 Stratix V 设置的功率预算示例。该功率预算有助于确定系统效率和所需的功率调节器解决方案。

 

表 2.功率预算计算
VOUT (V)		IOUT_MAX (A)	POUT (W)	VIN (V)	Efficiency (Estimated)	PIN* = POUT/Eff.	IIN* Required (A)	Power Dissipated (W)
VCC, VCCHIP_[L,R], VCCHSSI_[L,R]	0.85	3.0	2.55	5.0	0.93	2.74	0.55	0.19
VCCR_GXB[L,R], VCCT_GXB[L,R]	0.85	2.0	1.7	5.0	0.93	1.83	0.36	0.13
VCCIO, VCCPD, VCCPGM	2.5	0.7	1.75	5.0	0.95	1.84	0.37	0.09
VCCAUX, VCCA_GXB[L,R], VCCA_FPLL	2.5	1.0	2.5	5.0	0.93	2.7	0.54	0.20
VCCPT, VCCH_GXB[L,R], VCCD_FPLL, VCCD_BATT	1.5	0.7	1.05	5.0	0.6	1.88	0.38	0.83
Total	9.55			10.99			2.2	1.44

 

*P在和我在是从图3所示的直流输入电源汲取的功率和电流。

电源注意事项

除了使用功率估算工具估算FPGA电源轨电压和电流外，选择功率稳压器还有其他几个方面。以下是需要考虑的一些主题。

启动排序/跟踪

通常需要三个或更多电压轨来为 FPGA 供电。在这些电源轨之间实现上电和断电排序是一种很好的设计做法。这样做的一个优点是排序限制了上电期间的浪涌电流。此外，即使FPGA本身不需要时序控制，设计中的其他器件（如微控制器和Flash PROM）也可能具有时序要求。如果忽略排序，则需要排序的设备可能会损坏或闩锁，这反过来又可能导致故障。

有三种类型的排序：

同步跟踪（也称为“同时跟踪”）

顺序

比率跟踪

图4显示了不同的排序类型以及电压轨如何相互上升。

图4.三种类型的排序：（a）重合跟踪，（b）顺序跟踪和（c）比率跟踪。

通过同步跟踪（通常是FPGA的首选排序方法），电源轨同时以相同的速率上升到其最终设定点。这可以防止由于闩锁和总线争用而导致的不可靠启动。它还避免打开任何可能损坏FPGA的寄生传导路径。这种类型的排序所需的更高启动浪涌电流可能需要更大的电容器组，以确保电源轨单调上升。大多数Maxim的POL具有可调软启动功能，缓解了浪涌电流问题。例如，MAX8686有助于同步跟踪，并根据单个电容的值提供可编程软启动时间。

顺序排序的主要优点是通常易于实现;启动浪涌电流要求低于重合和比率排序。但是，使用这种方法时，电压轨之间会出现最大电压差，这可能会导致设备行为不可靠。

比率跟踪使所有电压轨斜坡上升，以同时达到其设定点。与顺序排序相比，这降低了电源轨之间的电压差。启动浪涌电流水平介于同步跟踪和顺序排序的水平之间。

单调启动电压斜坡

重要的是，斜坡电压轨在启动时单调上升，以实现成功的上电。这意味着它们应该持续上升到设定点而不是下降。如果POL没有足够的输出电容，则可能导致下垂（图5）。当内部逻辑块初始化为有效工作状态时，大多数FPGA内核电压的关键区域在0.5V至0.9V之间。

图5.启动时非单调电压斜坡示例。

软启动

大多数 Altera FPGA 分别规定最小和最大启动斜坡速率为 50μs 和 100ms。但是，也有例外。例如，Stratix V的最小斜坡速率为200μs。

电源稳压器通过在启动时逐渐增加电流限制来实现软启动。这减缓了电压轨的上升速度，并降低了流向FPGA的峰值浪涌电流。Maxim的POL允许根据连接到其中一个POL引脚的软启动电容的值来设置软启动时间。

预偏置启动

在某些情况下，当电源关闭时，FPGA电压轨在某些电压电平上保持偏置。这种预偏置通常是通过FPGA的各种寄生传导路径的结果。如果电源重新启动并将预偏置输出电压拉低，则可能导致FPGA启动失败。相反，电源的输出电压应与其它FPGA电压轨一起按其所需顺序斜坡上升至设定点。

图6.建议对预偏置输出进行顺序排序启动。

印刷电路板布局

在进行PCB设计时，工程师必须考虑元件放置、信号布线和电路板层。对于FPGA设计，强烈建议使用多层板，每个信号路由层之间都有一个接地层。接地层提供的屏蔽允许在每一层上进行信号路由，而不必考虑相邻的路由层。这有助于更简单、更实用的布局。

PCB层顺序（堆叠）中的电源电压和接地层位置对电源电流路径的寄生电感有重大影响。

高优先级电源层应放置在更靠近元件层的位置（在PCB堆叠的上半部分）。例如，具有高瞬态电流的电源应使其相关电压和接地层靠近元件层。这减少了高瞬态电流必须流过的通孔长度（寄生电感）。

低优先级电源应放置在离元件层较远的位置（在PCB堆叠的下半部分）。

去耦电容应尽可能靠近FPGA电源引脚连接。去耦电容可降低来自电源的任何传导噪声和来自周围电路的辐射噪声。

有关 SMPS 布局的一些建议包括：

通过在关键元件之间使用短而宽的走线，将电源开关电流路径中的任何寄生电感降至最低。这降低了可以传导和辐射到FPGA的电压尖峰的大小。

将稳压器的去耦电容尽可能靠近稳压器的IC引脚。分离电源层和模拟接地层。

保持从稳压器的栅极驱动器引脚到 MOSFET 栅极引脚的走线短而宽，以降低栅极驱动电流的阻抗。

连接到内部接地层的大电流电源组件应使用多个接地过孔来降低环路阻抗。

电源瞬态响应

FPGA由于其多个时钟域，可以在不同的频率下实现许多功能。这可能会导致当前要求发生更大的阶跃变化。术语“瞬态响应”是指电源响应负载电流的这些突然变化的能力。稳压器的响应应不会显著过冲或低于其设定点，也不会在输出电压中持续振铃。稳压器的瞬态响应取决于以下因素：

稳压器控制环路在检测到输出电压（或电流，在电流模式控制器的情况下）变化时响应的速度。

输出电容的值和质量。

控制环路单位增益交越频率通常设计为稳压器开关频率的1/10。因此，稳压器可以设计为通过在高开关频率（~1MHz）下工作来快速响应。

输出电容应具有非常低的有效串联电阻（ESR），并且足够大以最小化V的幅度外瞬态过冲和下冲。聚合物电容器以最低的 ESR 提供最大的电容。陶瓷电容器具有出色的高频特性，但每个器件的总电容是聚合物电容器的二分之一至四分之一。通常，聚合物或钽电容器用于大容量输出电容，而相对低值的陶瓷电容器则放置在FPGA输入电源引脚上，用于最后级滤波（图7）。

 

图7.A 12V在， 1.2V外-at-20A，两相MAX8686电源设计，用于Altera FPGA。（a） 瞬态响应：2A至12A负载阶跃，22mV外瞬 变。VOUT ripple < 5mV at 5AOUT.

同步到外部时钟

FPGA 应用通常需要电源稳压器与公共时钟同步。许多POL提供外部SYNC引脚，允许系统设计人员将一个或多个稳压器同步到公共系统时钟。

多相操作

多相稳压器本质上是多个并联工作的稳压器，其开关频率同步并相移360/n度，其中n标识每个相位。当负载电流上升到20A至30A以上时，使用多相稳压器进行设计的优势变得明显。这些优势包括：

降低输入纹波电流，从而显著降低所需的输入电容。

由于纹波频率的有效倍增，降低了输出纹波电压。

通过将损耗分散到更多组件上来降低组件温度。

图8.多相稳压器框图

遥感

电源输出和FPGA电源引脚之间可能存在明显的压降。这种情况尤其发生在负载电流较高且无法将稳压器电路放置在非常靠近FPGA电源引脚的应用中。远程传感通过使用一对专用走线来精确测量 FPGA 电源引脚上的电压，从而解决了这个问题（图 9）。对于公差非常严格（≤ 3%）的电压轨，也建议使用遥感。

图9.遥感框图。

Maxim面向Altera FPGA的电源解决方案

Maxim提供LDO和SMPS稳压器。通常选择 SMPS 稳压器来提供更高功率的 FPGA 电压轨：SMPS 可产生更好的系统效率和热管理。Maxim的SMPS稳压器提供完整的电源管理解决方案，需要性能、功率密度、质量和数字电源管理以及精确的监测和控制。

Maxim的功率调节器包括：

脉宽调制控制器

PWM 稳压器 — 具有集成 MOSFET 和/或内部补偿以及数字编程功能的控制器

PMBus™ 数字系统控制和监控

数字电源控制IC

同步 PWM 控制器

同步PWM控制器用MOSFET取代外部肖特基二极管，实现同步整流，从而提高效率。同步PWM控制器可以处理高电流水平，因为开关MOSFET位于控制器IC的外部。设计人员可以根据其特定的电流要求选择最合适的分立式 MOSFET。

Maxim提供各种用于FPGA的同步PWM控制器。例如，MAX15026为单控制器，MAX15023为双控制器，MAX15048/MAX15049为三路控制器，工作电压均高达28V。 在，使其适用于 5V在和 12V在FPGA 应用。Maxim还提供更高电压的控制器（高达40V在），如MAX15046，用于工业和汽车应用。Maxim的大多数双（或更高）控制器还内置排序和跟踪功能，允许设计人员使用多轨IC，无需外部排序器。

PWM 稳压器

Maxim选择的PWM稳压器可实现1A至200A的输出电流，输入电压范围为2.5V至28V。稳压器具有与PWM控制器集成的开关MOSFET。示例包括MAX15053、MAX15041和MAX8686。MAX15021和MAX17017为多供电轨稳压器，支持双电源和四电源轨。其中许多IC具有常用的固定输出电压选项，具有完全内部补偿功能。

某些器件支持数字编程、可选数字控制和监控功能，允许对所有定时事件（如排序和跟踪）进行微秒级分辨率编程。这些极其灵活的监控功能允许智能设置警告和故障阈值。还便于为每个稳压器独立设置故障处理场景。以 0.2% 的精度对输出电压进行精细控制，将确保满足高端 FPGA 的严格容差要求。数字可编程性和监控使远程连接实现现场更新，这有助于避免昂贵的现场服务。其他好处包括能够记录事件，以便可以研究故障并确定根本原因。有关Maxim的POL稳压器，请参见我们的产品指南《Altera FPGA模拟解决方案》。

POL数字系统控制和监控

通信和计算应用中基于机架的基础设施设备需要复杂的电源管理来打开/关闭电源和风扇。一些为这些市场构建设备的客户使用电源管理总线 （PMBus™） 协议。PMBus 是一种开放标准的电源管理协议，具有完全定义的命令语言，便于与电源系统中的电源转换器和其他设备进行通信。Maxim提供多种PMBus监视器和系统控制器。MAX34440/MAX34441/MAX34446是复杂系统PMBus监测器的良好范例。这些器件监视电源输出电压，并不断检查用户可编程的过压和欠压阈值。MAX34440最多可管理6个电源（图10）。MAX34441可以监测多达5个电源，还包含一个闭环风扇速度控制器。MAX34440和MAX34441均可将电源输出电压调高或调低至用户可编程电平。裕量调节以闭环排列方式执行，其中器件自动调整脉宽调制（PWM）输出，然后测量产生的输出电压。电源管理器还可以在上电和断电时按任意顺序对电源进行排序。通过增加一个外部电流检测放大器（CSA），这些器件可以监控电流。

图 10.MAX34440 PMBus 6通道电源管理器

MAX34446电源数据记录器监测过压和欠压以及过流和过热情况。该器件不断检查用户可编程阈值;当超过这些阈值时，器件会在非易失性闪存中记录最近的实时工作条件（图 11）。这些器件可以监控多达四个电压或电流，并可以监控三个温度传感器。

图 11.MAX34440/MAX34441/MAX34446故障检测/记录

MAX8688是完全集成的数字电源控制器和监视器，可与任何现有的POL配合使用，提供完整的数字可编程性（图12）。通过与基准输入、反馈节点和输出使能接口，MAX8688控制POL，提供跟踪、排序、裕量调节和输出电压动态调整等功能。

图 12.MAX8688数字系统控制和监视POLs。

数字电源控制IC

从历史上看，电源公司一直专注于LDO和SMPS稳压器。然而，在使用系统级电源管理的复杂基础设施设备中，更先进的数字控制环路承诺独立于输出电压的自动补偿。这种先进的数字控制环路可实现设计简单和动态电源管理。与使用模拟控制环路的典型电源稳压器不同，数字电源控制IC（DPC）使用数字电路来实现电源的控制环路。需要高级系统电源管理的客户可以从整体解决方案成本优势中受益。与本文前面介绍的模拟电源稳压器一样，这些DPC还集成了片上数字电源管理功能，可通过PMBus接口与系统控制器通信，从而通过图形用户界面（GUI）简化电源设计。数字控制环路IC具有以下几个优点：

缩短上市时间：无论输出电压如何，复杂的DPC都可以自动补偿控制环路，从而缩短设计时间。对于已经受益于带模拟控制的内部补偿POL的客户，数字控制将其易用性提升到一个新的水平。

降低成本： DPC 减少了组件的数量和尺寸。输出电容最多可减少 50%。通过使用更少的组件来提高可靠性。

改进的性能和可靠性：对 I 的响应外瞬态得到最佳控制，从而降低 V外瞬 变。控制算法通过调整电压、电流和温度变化来提高效率。

增强的灵活性：DPC 简化了系统电源管理。系统电源通过 PMBus 进行控制，并且可以轻松添加或移除其他电源，以便将来进行系统设计。

InTune™ 数字电源

Maxim的InTune数字控制电源产品可轻松实现高性能DC-DC电源设计，滤波电容更小，效率更高。InTune数字电源技术基于“状态空间”或“模型预测”控制，而不是竞争对手使用的比例积分微分（PID）控制。结果是更快的瞬态响应。与竞争的PID控制器不同，InTune架构使用反馈模数转换器（ADC），将整个输出电压范围数字化，从而消除了与竞争控制器中使用的“窗口”ADC相关的妥协。其自动补偿程序基于测量参数，可在各种操作条件下提供更好的精度和效率。

图13所示的MAX15301是一款功能齐全、灵活、高效的数字POL控制器，基于InTune架构，具有先进的电源管理和遥测功能。

图 13.MAX15301典型工作电路。

 

表 3.通用 Altera FPGA/CPLD 电压电源的电压要求

FPGA	VCC¹ (Tolerance)			VCCAUX² (Tolerance)	VCCIO (Tolerance)	VCCPD (Tolerance)
Stratix V	0.85V (±30mV)			2.5V (±5%)	1.2V, 1.25V, 1.35V, 1.5V, 1.8V, 2.5V, 3.0V (±5%)	2.5V, 3.0V (±5%)
Stratix IV	0.90V³ (±30mV)			2.5V (±5%)	1.2V, 1.5V, 1.8V, 2.5V, 3.0V (±5%)	2.5V, 3.0V (±5%)
Arria II	0.90V (±30mV)			see VCCPD	1.2V, 1.5V, 1.8V, 2.5V, 3.3V (±5%)	2.5V, 3.0V, 3.3V (±5%)
Arria GX	1.20V (±50mV)			see VCCPD	1.2V, 1.5V, 1.8V, 2.5V, 3.0V, 3.3V (±5%)	3.3 (±5%)
Cyclone IV E	1.0V (±30mV)		1.2V (±50mV)	2.5V (±5%)	1.2V, 1.5V, 1.8V, 2.5V, 3.0V, 3.3V (±5%)	—
Cyclone IV GX	1.2V (±40mV)			2.5V (±5%)	1.2V, 1.5V, 1.8V, 2.5V, 3.0V, 3.3V (±5%)	—
Cyclone III	1.20V (±50mV)			2.5V (±5%)	1.2V, 1.5V, 1.8V, 2.5V, 3.0V, 3.3V (±5%)	—
MAX V	1.8V (±5%)			—	1.2V, 1.5V, 1.8V, 2.5V, 3.3V (~±5%)	—
MAX II	3.3V (±300mV)	2.5V (±5%)	1.8V (±5%)	—	1.5V, 1.8V, 2.5V, 3.3V (~±5%)	—
Hardcopy IV	0.9V (±30mV)			2.5V (±5%)	1.2V, 1.5V, 1.8V, 2.5V, 3.0V (~±5%)	2.5V, 3.3V (±5%)

 

审核编辑：郭婷