设计高速ADC电源

为高速ADC设计清洁电源可能具有挑战性，因为目前设计人员可以使用如此多的电源选项。当使用高效开关电源而不是传统的LDO时，这一点尤其重要。此外，大多数ADC没有充分规定高频电源抑制，这是选择适当电源时的一个关键因素。

本技术文章介绍测量转换器交流电源抑制的技术，从而建立转换器电源噪声灵敏度的基准。对实际电源进行了简单的噪声分析，向用户展示如何在设计中应用这些数字，以验证电源是否适合所选的转换器。总之，本文描述了一些简单的指南，以便为用户提供一些设计高速转换器电源的指导。

当今的许多应用都需要分辨率为12位或更高的高速采样模数转换器（ADC），因为更高的分辨率允许用户开发更精确的系统测量。不幸的是，更高的分辨率也意味着系统对噪声更敏感。系统分辨率每增加一位，例如从12位增加到13位，系统灵敏度就会提高两倍。因此，在使用ADC进行设计时，设计人员必须考虑来自经常被遗忘的噪声源——系统电源的噪声贡献。ADC是敏感器件，每个输入（即模拟、时钟和电源）应一视同仁，以实现数据手册中规定的最佳性能。噪声源丰富，可以有多种形式，并且会发射或辐射影响性能。

图1.

当今电子世界的所有嗡嗡声和炒作都是新的低成本设计正在“走向绿色”。在便携式应用中，保持低功耗需要更少的热管理，保持电源效率最大化和电池满意。然而，大多数ADC数据手册建议使用线性电源，因为它们的噪声低于开关型电源的噪声，在某些情况下可能完全正确。然而，新的技术进展已经证明，开关电源可用于通信和医疗应用（参见“参考”部分中的“如何在ADC中测试电源抑制比（PSRR）”一文）。

本文 介绍 了 不同 的 测试 测量 方法， 这些 方法 对于 理解 高速 ADC 的 电源 设计 至关重要。通常称为电源抑制比（PSRR）和电源调制比（PSMR），这两种测试都有助于确定转换器对电源轨的噪声影响有多敏感，以及确定电源轨必须有多安静才能实现ADC本身的预期性能。

仔细观察模拟电源引脚

通常，不将电源引脚视为输入。但事实确实如此。它对噪声和失真与时钟和模拟输入引脚一样敏感。尽管进入电源引脚的信号本质上是直流的，并且通常不会在重复的庄园中波动，但它仍然具有一些有限的噪声和失真，依赖于直流偏置。这种噪声可能是固有的或外在的，这将影响转换器的性能。

想想转换器采样时钟信号上存在噪声或抖动的经典示例。采样时钟上的抖动既可以表现为近端噪声，也可以表现为宽带噪声。两者都取决于所使用的振荡器和系统时钟电路。即使将理想的模拟输入信号提供给理想ADC，时钟杂质也会在输出频谱上得到解决，如图2所示。

图2.采样时钟噪声对理想数字化正弦波的影响

这个数字的推论是电源引脚。用模拟电源引脚（AVDD）代替图2中的采样时钟输入引脚。同样的机制在这里也适用，任何噪声，无论是近端还是宽带，都会在这个卷积庄园的输出频谱上显示出来。但是，存在差异;可以将电源引脚视为具有40 dB至60 dB衰减器的宽带输入引脚（取决于工艺和电路拓扑）。在一般的MOS电路结构中，任何源极或漏极引脚本质上都是与信号路径隔离（阻性）的，因此与栅极引脚或信号路径相比，提供了大量的衰减。有人假设该设计采用正确类型的电路结构，以最大限度地提高隔离度。某些类型（如共源）可能不太适合电源噪声明显的情况，因为电源通过电阻元件偏置，然后电阻元件连接到输出级，参见图3和图4。AVDD引脚上的任何调制、噪声等都可能更容易显示出来，并影响本地和/或相邻电路。这就是为什么总是有理由了解和寻求转换器的PSRR数据。

图3.不同的电路拓扑—实现 A

图4.不同的电路拓扑—实现 B

由于不同的实现方式表明，由于寄生R、C和失配，存在不同的频率特性。请记住，流程也变得越来越小，工艺几何形状越小，可用的带宽和速度就越多。考虑到这一点，这意味着更低的电源和更小的阈值。那么，为什么不将电源节点视为高带宽输入，类似于采样时钟或模拟输入引脚。

电源抑制定义

有一些术语控制着当电源轨上存在噪声时ADC的性能。它们是PSRR-dc，PSRR-ac和PSMR。PSRR-dc是电源电压变化与由此产生的ADC增益或失调误差变化之比。这可以用最低有效位 （LSB） 的分数、百分比或对数表示，以 dB （PSR = 20 × log10 （PSRR）） 表示，通常以直流表示。

但是，这种方法只能揭示ADC的一个指定参数如何随电源电压的变化而变化，因此无法证明转换器的鲁棒性。更好的方法是通过在直流电源PSRR-AC顶部加载交流信号来测试电源抑制，从而通过转换器电路主动耦合信号（噪声源）。这种方法本质上是练习转换器的衰减，将自己视为在某个给定幅度下高于转换器本底噪声的杂散（噪声）。这表现为转换器在给定一定量的注入噪声和幅度的情况下中断。这也使设计人员能够深入了解电源噪声会对信号产生多大影响或增加信号。PSMR以不同的方式影响转换器，它告诉设计人员转换器在施加模拟输入信号进行调制时对电源噪声效应的敏感程度。这种效应表现为施加到转换器的IF频率周围的调制，如果电源设计不仔细，可能会对载波边带内或周围造成严重破坏。

总之，电源噪声的测试和处理应与转换器的任何其他输入一样。用户必须了解系统电源的噪声。否则，电源噪声将增加转换器本底噪声并限制整个系统的动态范围。

电源测试

图6显示了系统板上ADC的PSRR测量结果。每个电源都单独测量，以便在交流信号位于被测电源上时更好地了解ADC的动态行为。从高电容值开始，例如100 μF非极化电解。对于电感，使用1 mH作为直流电源的交流阻断器。这通常称为偏置T，可以在封装连接器外壳中购买。

使用示波器测量交流信号的幅度，将示波器探头施加到电源进入被测ADC电源引脚的点。为简单起见，将电源上的交流信号量定义为与转换器输入满量程相关的值。例如，如果ADC的满量程为2 V p-p，则使用200 mV p-p或−20 dB。接下来，在转换器的输入接地（未施加模拟信号）的情况下，寻找来自本底噪声/FFT频谱的测试频率处的误差杂散，如图5所示。要计算PSRR，只需从FFT频谱上的误差杂散值中减去−20 dB。例如，如果误差杂散出现在距本底噪声的−80 dB处，则PSRR为−80 dB − −20 dB或−60 dB（PSRR = 误差杂散（dB）−示波器测量（dB））。−60 dB的值可能看起来不多，但让我们看一下电压，它相当于1 mV/V（或10−60/20），这对于任何转换器数据手册中的PSRR规格都并不少见。

图5.PSRR—FFT 频谱示例

图6.典型的 PSRR 测试设置

下一步是改变交流信号的频率和幅度，以便表征系统板中ADC的PSRR。大多数数据手册编号都是典型的，可能只指定最坏的工作条件或性能最差的电源。例如，相对于其他电源，5 V模拟电源可能最差。确保指定了所有耗材，如果未完全指定，请向工厂索取此数据。这将允许设计人员对每个电源设置适当的设计约束。

请记住，在使用液相色谱配置时，测试PSRR/PSMR有一个缺点。扫描目标频段时，波形发生器输出端所需的信号电平可能需要非常高，才能在ADC电源引脚上达到所需的输入电平。这是因为LC排列将在某个频率下形成陷波滤波器，具体取决于所选值。这大大增加了陷波处的接地电流，而陷波处的接地电流可能会进入模拟输入。要解决此问题，只需在导致测量困难的频率下进行测试时交换新的LC值即可。这里还应该注意的是，LC网络的损耗也是在直流时引起的。请记住测量ADC电源引脚上的直流电源，以补偿该损耗。例如，在LC网络之后，5 V电源在系统主板上的读数可能仅为4.8 V。只需将电源电压向上移动即可补偿损耗。

PSMR的测量方式与PSRR基本相同。但是，当测量PSMR时，模拟输入频率被施加到测试设置中，如图7所示。

图7.典型的 PSMR 测试设置

另一个区别是仅在低频下施加的调制或误差信号，以便查看该信号与施加到转换器的模拟输入频率的混合效应。此测试通常使用 1 kHz 至 100 kHz 频率。只要误差信号和混频产物可以在基波周围看到，该误差信号的幅度就可以相对恒定。但是，为了检查以确保该值恒定，可能需要更改施加的调制误差信号的幅度。为了获得最终结果，最高（最差）调制杂散幅度相对于基波之间的差异将决定PSMR规格。测量的PSMR FFT频谱示例如图8所示。

图8.PSMR—部分FFT频谱示例

电源噪声分析

对于转换器乃至系统来说，重要的是任何给定输入端的噪声都不会影响性能。既然已经定义了PSRR和PSMR并了解了其重要性，那么将描述一个示例来理解如何应用测量的数字。

以下示例显示了在了解满足系统设计需求的电源噪声时要寻找的内容以及如何设计正确的方法。

首先选择一个转换器，然后选择稳压器、LDO、开关稳压器等。不是任何监管机构都会这样做。从数据手册中，检查稳压器的噪声和纹波规格，以及开关频率（如果使用开关稳压器）。典型稳压器在100 kHz带宽内可能具有10 μV rms噪声。假设噪声为白噪声，则相当于目标频带上的噪声密度为31.6 nV rms/√Hz。

接下来，检查转换器的电源抑制规格，了解转换器性能会因电源噪声而下降的地方。60 dB （1 mV/V） 是第一奈奎斯特区 f 上大多数高速转换器的典型值S/2.如果未给出，请按照前面所述进行测量或询问工厂联系人。

使用具有2 V p-p满量程输入范围、78 dB SNR和125 MSPS采样速率的16位ADC，本底噪声为11.26 nV rms。来自任何来源的噪声必须保持在低于此值的水平，以防止转换器看到它。在第一个奈奎斯特区，转换器噪声为89.02 μV rms （11.26 nV rms/√Hz） × √ （125 MHz/2）。虽然稳压器的噪声（31.6 nV/√Hz）是转换器的两倍以上，但请记住考虑转换器的60 dB PSRR，这会将开关稳压器的噪声抑制到31.6 pV/√Hz（31.6 nV/√Hz× 1 mV/V）。该噪声远小于转换器的本底噪声，因此稳压器的噪声不会降低转换器的性能。

电源滤波、接地和布局也很重要。在ADC电源引脚上增加0.1 μF电容将降低噪声，甚至低于之前计算的噪声。请记住，某些电源引脚比其他引脚消耗更多的电流或更敏感。因此，请谨慎使用去耦，但要注意，某些电源引脚上可能需要额外的去耦电容。在电源输出端添加一个简单的LC滤波器也有助于降低噪声。但是，当使用切换器时，级联滤波器将进一步抑制噪声。请记住，每增加一级，增益约为20 dB/十倍频程。

关于分析的最后一点是，这仅适用于单个转换器。如果系统中涉及多个转换器或通道，情况就会发生变化。例如，超声波采用许多ADC通道，这些通道以数字方式求和以增加动态范围。这实质上的作用是，每次通道数加倍时，转换器/系统的本底噪声就会降低3 dB。例如，使用前面的示例，如果使用两个转换器，转换器的本底噪声将为一半（−3 dB），如果使用四个转换器，则为−6 dB。这是正确的，因为每个转换器都可以被视为不相关的噪声源。不相关的噪声源可以是RSS或和方根，因为这些噪声源是独立的，彼此之间没有瞬时关系。最后，随着通道数量的增加，系统的本底噪声降低并变得更加敏感，这很快就会对电源施加更重的设计约束。

结论

无法确保在应用中消除所有电源噪声。任何系统都不能完全免受不必要的电源相互作用的影响。因此，作为ADC的用户，设计人员必须在电源设计和布局阶段积极主动。以下是一些有用的技巧，可帮助您最大限度地提高 PC 板对电源变化的抗扰度：

去耦系统主板上的所有电源轨和总线电压。

请记住，每增加一个滤波级，增益约为20 dB/十倍频程。

如果电源线很长并且为特定IC、部件和/或区域供电，则再次去耦。

高频和低频去耦。

串联铁氧体磁珠通常用于去耦电容器接地之前的电源入口点。对于系统板上的每个电源电压，无论是来自LDO还是开关稳压器，都应执行此操作。

为了增加电容，请使用紧密堆叠的电源和接地层（≤4 mil间距），这增加了PCB设计固有的高频去耦。

与任何良好的电路板布局一样，应使电源远离敏感的模拟电路，例如ADC的前端级和时钟电路。

良好的电路分区是关键，一些元件可能位于PCB的另一侧，以增加隔离。

注意接地返回路径，特别是在数字侧，以便数字瞬变不会回到电路板的模拟部分。在某些情况下，分离接地层也可能有用。

将模拟和数字参考元件保持在各自的平面上。这种常见做法可确保增加噪声和耦合相互作用的隔离。

遵循IC制造建议;如果应用笔记或数据手册中没有直接说明，请研究评估板。这些是很好的起点。

本技术文章旨在清晰地介绍与高速转换器相关的电源灵敏度，以及为什么它对用户的系统动态如此重要。人们应该了解在系统板上实现ADC数据手册规格所需的布局技术和硬件。

审核编辑：郭婷