PLL的相位噪声和参考杂散参数在开环调制方案中的重要性

作者：Mike Curtin and Paul O'Brien

本系列文章的第一部分介绍了锁相环 （PLL） 的基本概念。介绍了PLL架构和工作原理，并附有在通信系统中可能使用PLL的示例。

在第二部分中，我们将重点详细研究与PLL相关的两个关键规格：相位噪声和参考杂散。是什么原因导致它们以及如何将它们最小化？讨论将包括测量技术以及这些误差对系统性能的影响。我们还将考虑输出漏电流，并以一个示例展示其在开环调制方案中的重要性。

振荡器系统中的噪声

在任何振荡器设计中，频率稳定性都至关重要。我们对长期和短期稳定都感兴趣。长期频率稳定性与输出信号在很长一段时间（数小时、数天或数月）内的变化有关。它通常被指定为给定时间段内的比率Df/f，以百分比或dB表示。

另一方面，短期稳定性涉及在几秒钟或更短的时间内发生的变化。这些变化可以是随机的，也可以是周期性的。频谱分析仪可用于检查信号的短期稳定性。图1显示了一个典型频谱，其中随机和离散的频率分量导致宽裙边和杂散峰值。

图1.振荡器的短期稳定性

分立杂散元件可能由信号源中的已知时钟频率、电源线干扰和混频器产品引起。随机噪声波动引起的展宽是由于相位噪声引起的。这可能是有源和无源设备中的热噪声、散粒噪声和/或闪烁噪声的结果。

压控振荡器中的相位噪声

在研究PLL系统中的相位噪声之前，值得考虑压控振荡器（VCO）中的相位噪声。理想的VCO没有相位噪声。在频谱分析仪上看到的输出将是一条谱线。当然，在实践中，情况并非如此。输出端会有抖动，频谱分析仪会显示相位噪声。为了帮助理解相位噪声，请考虑相量表示，如图2所示。

图2.相位噪声的相量表示

wo表示角速度的输出信号，wo.叠加在此上的是用w表示的错误信号m.为了量化这个误差，可以取相位波动的均方根值并将其表示为Dq。这就是相位误差或抖动，可以用均方根皮秒（ps rms）或均方根度（q rms）表示。

在许多无线电系统中，必须满足整体集成相位误差规范。该总相位误差由PLL相位误差、调制器相位误差和基带组件引起的相位误差组成。例如，在 GSM 中，允许的总数为 5 q rms。

李森方程

Leeson（参考文献6）开发了一个方程来描述VCO中的不同噪声分量。

　　其中：

　　LPM 是单边带相位噪声密度 （dBc/Hz）

　　F 是工作功率电平 A 时的器件噪声因数（线性）

　　k 是玻尔兹曼常数，1.38 ‘ 10-23 J/K

　　T 是温度 （K）

　　A为振荡器输出功率（W）

　　QL 加载 Q（无量纲）

　　fo 是振荡器载波频率

　　FM是载波的频率偏移

为了使李森方程有效，必须满足以下条件：

fm，载波的偏移频率大于1/f闪烁转折频率;

工作功率水平下的噪声因数是已知的;

设备操作是线性的;

Q包括元件损耗、器件负载和缓冲负载的影响;

振荡器中使用单个谐振器

理论上，噪声功率密度由等幅度的AM（调幅）和PM（相位调制）分量组成。这意味着总噪声功率密度是上述功率密度的两倍。然而，在实践中，PM噪声在靠近载波的频率上占主导地位，而AM噪声在距离载波较远的频率上占主导地位。

图3.VCO中的相位噪声与频偏的关系

李森方程仅适用于断裂（f1）到从“1/f”（更一般的1/f）过渡之间的膝盖区域伽马） 将闪烁噪声频率提高到放大白噪声占主导地位的频率 （f2).如图 3 所示 [伽马 = 3]。f1应尽可能低;通常，它小于 1 kHz，而 f2在几MHz的范围内。 高性能振荡器需要专门针对低 1/f 转换频率选择的器件。最小化VCO中相位噪声的一些准则是：

保持变容二极管的调谐电压足够高（通常在3至3.8 V之间）

对直流电源进行滤波。

保持电感Q值尽可能高。典型的现成线圈提供 50 到 60 之间的 Q。

选择噪声系数最小且闪烁频率低的有源器件。通过使用反馈元件可以降低闪烁噪声

大多数有源器件表现出宽大的U形噪声系数与偏置电流曲线。使用此信息为器件选择最佳工作偏置电流。

最大化油箱电路输出端的平均功率。

缓冲VCO时，请使用噪声系数尽可能低的器件。

闭环

在研究了自由运行的VCO中的相位噪声并考虑了如何将其最小化之后，我们现在将研究闭环（参见本系列的第1部分）对相位噪声的影响。

图4.锁相相相位噪声贡献因素

图4显示了PLL中的主要相位噪声贡献因素。系统传递函数可以用以下等式来描述。

对于下面的讨论，我们将定义 S裁判作为检相器参考输入端出现的噪声。它取决于参考分压器电路和主参考信号的频谱纯度。SN是反馈分频器出现在鉴相器频率输入端产生的噪声。S正中电是鉴相器产生的噪声（取决于其实现）。和 SVCO是VCO的相位噪声，如前面开发的公式所述。

输出端的整体相位噪声性能取决于上述项。输出端的所有效果都以均方根方式添加，以给出系统的总噪声。因此：

其中：

STOT2 是输出
X2是输出端的噪声功率，由于 SN和 S裁判
Y2是输出端的噪声功率，由于 S正中电
Z2是输出端的噪声功率，由于 SVCO

PD输入端的噪声项SREF和SN将以与SREF相同的方式工作，并将乘以系统的闭环增益。

在低频下，在环路带宽内，

在高频下，在环路带宽之外，

鉴相器噪声对总输出噪声的贡献，S正中电，可以通过引用 S 来计算正中电回到 PFD 的输入。PD输入端的等效噪声为S正中电/Kd.然后乘以闭环增益：

最后，VCO噪声的贡献，SVCO，以类似的方式计算输出相位噪声。这次的正向增益仅为1。因此，它对输出噪声的贡献是：

G、闭环响应的正向环增益，通常为低通函数;它在低频时非常大，在高频时很小。H 是一个常数，1/N。因此，上述表达式的分母是低通，因此 SVCO实际上是由闭环滤波的高通。

有关PLL/VCO中噪声贡献因素的类似描述，请参见参考文献1。回想一下，闭环响应是一个截止频率为3 dB的低通滤波器，Bw，表示环路带宽。对于输出端小于 B 的频率偏移w，输出相位噪声响应中的主要项是X和Y，基准噪声引起的噪声项，N（计数器噪声）和电荷泵噪声。保持 SN和 S裁判到最低限度，保持 Kd因此，大并保持N小将最小化环路带宽内的相位噪声B。w.由于N对输出频率进行编程，因此通常不能将其用作降噪因素。

对于远大于 B 的频率偏移w，占主导地位的噪声项是由于VCO，SVCO.这是由于环路对VCO相位噪声进行了高通滤波。B 的小值w是可取的，因为它将最小化总集成输出噪声（相位误差）。然而一个小Bw导致瞬态响应缓慢，环路带宽内的VCO相位噪声贡献增加。因此，环路带宽计算必须在瞬态响应和总输出积分相位噪声之间进行权衡。

为了显示闭环对PLL的影响，图5显示了自由运行的VCO输出和作为PLL一部分的VCO输出的叠加。请注意，与自由运行的VCO相比，PLL的带内噪声已衰减。

图5.自由运行的VCO和PLL连接的VCO上的相位噪声

相位噪声测量

测量相位噪声的最常见方法之一是使用高频频谱分析仪。图 6 是将看到的典型示例。

图6.相位噪声定义。

使用频谱分析仪，我们可以测量每单位带宽相位波动的单侧频谱密度。VCO相位噪声最好在频域中描述，其中频谱密度通过测量输出信号中心频率两侧的噪声边带来表征。在与载波的给定频率偏移下，单边带相位噪声功率以相对于载波的分贝 （dBc/Hz） 为单位指定。以下公式描述了这种SSB相位噪声（dBc/Hz）。

 

图7.使用频谱分析仪测量相位噪声

频谱分析仪后面板连接器上的 10MHz、0dBm 参考振荡器具有出色的相位噪声性能。R分频器、N分频器和鉴相器是ADF4112频率合成器的一部分。这些分频器在PC的控制下串行编程。在频谱分析仪上观察频率和相位噪声性能。

图8.典型频谱分析仪输出

图8显示了使用ADF4112 PLL和Murata VCO（MQE520-1880）的PLL频率合成器的典型相位噪声图。频率和相位噪声是在5 kHz范围内测量的。使用的参考频率为F裁判= 200 kHz （R=50），输出频率为 1880 MHz （N=9400）。如果这是一个理想世界的PLL频率合成器，则会显示一个高于频谱分析仪本底噪声的离散音。这里显示的是音调，以及由环路组件引起的相位噪声。选择环路滤波器值以提供大约20 kHz的环路带宽。频率偏移小于环路带宽的相位噪声的平坦部分实际上是X描述的相位噪声2和 Y2在“闭环”部分中，对于 F 在环路带宽内的情况。它被指定为1 kHz偏移。测得的值是1 Hz带宽中的相位噪声功率，为-85.86 dBc/Hz。它由以下内容组成：

1kHz 偏移时载波和边带噪声之间的相对功率（以 dBc 为单位）

频谱分析仪显示特定分辨率带宽 （RBW） 下的功率。在图中，使用了 10 Hz RBW。要在 1 Hz 带宽中表示此功率，必须从 （1） 中的值中减去 10log（RBW）。

考虑到RBW的实现、对数显示模式和检测器特性，必须在（2）中的结果中添加一个校正因子。

HP 8561E 的相位噪声测量可通过标记噪声功能 MKR 噪声快速进行。此功能考虑了上述三个因素，并以dBc/Hz为单位显示相位噪声。

上面的相位噪声测量值是VCO输出端的总输出相位噪声。如果我们想估计PLL器件的贡献（鉴相器、R&N分频器和鉴相器增益常数引起的噪声），结果必须除以N2（或从上述结果中减去 20'logN）。这给出了[-85.86 - 20'log（9400）] = -165.3 dBc/Hz的相位噪底。

参考马刺

在整数N分频PLL中（其中输出频率是基准输入的整数倍），基准杂散是由电荷泵输出以参考频率速率连续更新的事实引起的。再次考虑本系列第 1 部分中讨论的 PLL 的基本模型。图 9 再次显示了这一点。

图9.基本锁相环模型

当PLL处于锁定状态时，PFD的相位和频率输入（f裁判和 fN）基本上是相等的，从理论上讲，人们会期望PFD没有产出。但是，这会产生问题（将在本系列的第3部分中讨论），因此PFD的设计使得在锁定条件下，来自电荷泵的电流脉冲通常如图10所示。

图 10.来自 PFD 电荷泵的输出电流脉冲

尽管这些脉冲的宽度非常窄，但它们存在的事实意味着驱动VCO的直流电压由频率f的信号调制裁判.这会在RF输出中产生参考杂散，其偏移频率是f的整数倍裁判.频谱分析仪可用于检测参考杂散。只需将量程增加到参考频率的两倍以上即可。典型图如图11所示。在这种情况下，参考频率为200 kHz，该图清楚地显示了1880 MHz射频输出在±200 kHz处的参考杂散。这些杂散的电平为 -90 dB。如果跨度增加到参考频率的四倍以上，我们还会看到（2' fREF）处的杂散。

图 11.显示参考杂散的输出频谱

电荷泵漏电流

当频率合成器的CP输出被编程为高阻抗状态时，理论上应该没有漏电流流动。实际上，在某些应用中，漏电流水平会对整体系统性能产生影响。例如，考虑一个应用，其中PLL在开环模式下用于频率调制 - 一种简单而廉价的FM实现方式，还允许比闭环模式下调制更高的数据速率。对于FM，闭环方法工作正常，但数据速率受环路带宽的限制。使用开环调制的系统是欧洲无绳电话系统DECT。输出载波频率在1.77 GHz至1.90 GHz范围内，数据速率高;1.152 Mbps.

图 12.开环调制框图

开环调制框图如图12所示。工作原理如下：环路最初闭合以锁定射频输出，f外= N f裁判.调制信号打开，起初调制信号只是调制的直流平均值。然后，通过将频率合成器的CP输出置于高阻抗模式来打开环路，并将调制数据馈送到高斯滤波器。然后，调制电压出现在VCO上，乘以KV.数据突发完成后，环路返回到闭环操作模式。

由于VCO通常具有高灵敏度（典型数字在20至80 MHz/V之间），因此VCO之前的任何小电压漂移都会导致输出载波频率漂移。这种电压漂移以及系统频率漂移直接取决于电荷泵CP在高阻抗状态下的漏电流。这种泄漏将导致环路电容器根据泄漏电流的极性进行充电或放电。例如，1 nA的漏电流会导致环路电容器（例如1000 pF）上的电压按dV/dt=I/C（本例中为1 mV/ms）进行充电或放电。反过来，这会导致VCO漂移。因此，如果环路开路1 ms，VCO的KV为50 MHz/V，则1 nA泄漏到1000 pF环路电容引起的频率漂移将为50 kHz。事实上，DECT突发通常较短（0.5 ms），因此对于示例中使用的环路电容和漏电流，实际漂移甚至更小。然而，它确实有助于说明电荷泵泄漏在此类应用中的重要性。

接收器灵敏度

接收器灵敏度指定接收器响应弱信号的能力。数字接收器使用特定射频电平的最大误码率（BER）来指定性能。一般而言，器件增益、噪声系数、镜像噪声和本振（LO）宽带噪声共同产生等效噪声系数。然后用于计算接收器的整体灵敏度。

LO中的宽带噪声会提高IF噪声电平，从而降低整体噪声因数。例如，F处的宽带相位噪声瞧+ F如果将在FIF产生噪声产品。这直接影响接收器灵敏度。这种宽带相位噪声主要取决于VCO相位噪声。

LO中的近载波相位噪声也会影响灵敏度。显然，任何接近F的噪音瞧将产生接近FIF的噪声产物，并直接影响灵敏度。

接收器选择性

接收器选择性指定接收器响应与所需接收通道相邻的通道的趋势。相邻信道干扰（ACI）是无线系统中常用的术语，也用于描述这种现象。在考虑LO部分时，参考杂散在选择性方面尤为重要。图13试图说明LO上的杂散信号（具有与通道间隔频率相同的间距）如何将能量从相邻无线电信道直接转换为IF。如果所需的接收信号远且较弱，并且不需要的相邻信道在附近且较强，则尤其需要注意这一点，这种情况通常就是这种情况。因此，PLL中的基准杂散越低，系统选择性就越好。

图 13.相邻信道干扰

结论

在本系列的第 2 部分中，我们讨论了与 PLL 频率合成器相关的一些关键规格、描述的测量技术并展示了结果示例。此外，还简要讨论了相位噪声、基准杂散和漏电流对系统的影响。

审核编辑：郭婷