用于精密SAR模数转换器的前端放大器和RC滤波器设计

逐次逼近（SAR）ADC具有高分辨率、出色的精度和低功耗。一旦选择了特定的精密SAR ADC，系统设计人员必须确定获得最佳结果所需的支持电路。需要考虑的三个主要领域是前端，它将模拟输入信号连接到ADC、基准电压源和数字接口。本文重点介绍设计前端时的电路要求和权衡。有关特定于器件和系统的其他领域的有用信息，请参见数据手册和本文的参考资料。

前端由两部分组成：驱动放大器和RC滤波器。放大器调节输入信号，并充当信号源和ADC输入之间的低阻抗缓冲器。RC滤波器可限制到达ADC输入端的带外噪声量，并有助于衰减ADC输入中开关电容的冲击。

为SAR ADC选择合适的放大器和RC滤波器可能是一个挑战，特别是当应用需要与ADC的常规数据手册使用不同时。考虑到影响放大器和RC选择的各种应用因素，我们提供设计指南，以获得最佳解决方案。主要考虑因素包括输入频率、吞吐量和输入多路复用。

选择合适的RC滤波器

要选择合适的RC滤波器，我们必须计算单通道或多路复用应用的RC带宽，然后选择R和C的值。

图1所示为典型放大器、单极点RC滤波器和ADC。ADC输入为驱动电路提供开关电容负载。其 10MHz 输入带宽意味着需要在宽带宽内实现低噪声，以获得良好的信噪比 （SNR）。RC网络限制了输入信号的带宽，并减少了放大器和上游电路馈送到ADC的噪声量。然而，过多的频带限制会增加建立时间并使输入信号失真。

图1.典型放大器、RC滤波器和ADC。

假设阶跃输入呈指数建立，则可以计算建立ADC输入所需的最小RC值，同时对噪声进行最佳频带限制。为了计算步长的大小，我们需要知道输入信号的频率、幅度和ADC转换时间。转换时间，t卷积（图2）是指容性DAC与输入断开并执行位试验以生成数字代码的情况。在转换时间结束时，保持先前采样电荷的容性DAC切换回输入。此阶跃变化表示输入信号在这段时间内的变化量。建立此步骤所花费的时间称为反向建立时间。

图2.N位ADC的典型时序图

在给定输入频率下，正弦波信号的最大不失真变化率可以计算为

如果ADC的转换速率远高于最大输入频率，则输入电压在转换期间变化的最大量由下式给出

这是容性DAC切换回采集模式时看到的最大电压阶跃。然后，通过DAC电容和外部电容电容的并联组合来衰减该步进。因此，外部电容器必须相对较大（几纳法）。该分析将假设输入开关的导通电阻的影响可以忽略不计。现在需要建立的步长由下式给出

接下来，计算时间常数，以在ADC采集期间将ADC输入建立为1/2 LSB。假设阶跃输入呈指数建立，则所需的RC时间常数τ为：

哪里tACQ是采集时间和NTC是建立所需的时间常数数。所需时间常数的数量可以从步长之比的自然对数计算，V步，建立误差（在本例中为 1/2 LSB），

给

在上一个等式中代入得到

等效的RC带宽是

示例：根据计算RC带宽的公式，选择16位ADC（如图3所示）AD7980，其转换时间为710 ns，1 MSPS吞吐速率和5 V基准电压源。目标的最大输入频率为100 kHz。计算此频率下的最大步长得到

然后，该步骤通过来自外部电容器的电荷衰减。使用27 pF的DAC电容，假设外部电容为2.7 nF，衰减因数约为101。将这些数字代入等式V步给

接下来，计算在16位处建立为1/2 LSB的时间常数;带 5V 基准电压源

采集时间为

计算 τ，

因此，带宽 = 3.11 MHz 和 R内线= 18.9 Ω.

图3.采用16位、1 MSPS ADC的AD7980 RC滤波器

最小带宽、吞吐量和输入频率之间的这种关系表明，更高的输入频率需要更高的RC带宽。同样，更高的吞吐量导致更短的采集时间，增加了RC带宽。采集时间对所需带宽的影响最大;如果它加倍（降低吞吐量），所需的带宽将减半。这种简化的分析不包括在较低频率下占主导地位的二阶电荷反冲效应。在输入频率（<10 kHz）非常低（包括直流）的情况下，总会有~100 mV的电压阶跃建立于电容DAC。在上述分析中，该数字应用作可能的最小电压阶跃。

多路复用输入信号很少是连续的，通常在通道之间切换时由较大的步进组成。在最坏的情况下，一个通道处于负满量程，而下一个通道处于正满量程（见图4）。在这种情况下，当多路复用器切换通道时，步长将是ADC的整个范围，或上例中的5 V。

图4.多路复用设置。

在上例中使用多路复用输入时，线性响应所需的滤波器带宽将增加到3.93 MHz（步长= 5 V，单通道为1.115 V）。这假设多路复用器在转换开始后不久切换（图5），并且放大器和RC前向建立时间足以在采集开始之前建立输入电容。

图5.多路复用时序。

可以使用表 1 检查计算出的 RC 带宽。从表中可以看出，需要11个时间常数才能将满量程阶跃建立为16位（表1）。对于计算出的RC，滤波器的前向建立时间为11 × 40.49 ns = 445 ns，远小于710 ns的转换时间。正向建立不一定必须在转换时间内完全发生（在电容DAC切换到输入之前），但正向和反向建立时间的组合不应超过所需的吞吐速率。正向建立对于低频输入不太重要，因为信号的变化率要低得多。

表 1.建立为 n 位分辨率的时间常数数

 

分辨率（位）	LSB （%FS）	不。时间常数为 1- LSB 误差
6	1.563	4.16
8	0.391	5.55
10	0.0977	6.93
12	0.0244	8.32
14	0.0061	9.70
16	0.0015	11.09
18	0.00038	12.48
20	0.000095	13.86
22	0.000024	15.25

 

通过计算近似滤波器带宽，R的单个值内线和 C内线可以选择。上面的计算假设 C内线= 2.7 nF。这是数据手册所示应用电路中的典型值。如果选择较大的电容，则当电容DAC接通时，踢的衰减会更大。然而，电容越大，驱动放大器变得不稳定的可能性就越大，特别是当R的值内线对于给定带宽，会变小。如果 R 的值内线太小，放大器相位裕量会降低，可能导致放大器输出振铃或变得不稳定。应使用具有低输出阻抗的放大器来驱动较小系列R的负载内线.可以使用RC组合和放大器的波特图进行稳定性分析，以验证足够的相位裕量。最好选择1 nF至3 nF的电容值和合理的电阻值，以保持驱动放大器稳定。使用低电压系数的电容器（例如NP0型）以保持低失真也很重要。

重要的是 R 的值内线将失真程度保持在要求范围内。图6显示了驱动电路电阻对AD7690频率失真的影响。失真随输入频率和源电阻的增加而增加。造成这种失真的原因主要是电容DAC阻抗的非线性性质。

图6.源电阻对THD与输入频率的影响。

对于低输入频率（<10 kHz），可以容忍较大的串联电阻值。失真也是输入信号幅度的函数;对于相同的失真水平，较低的振幅将允许较高的电阻值。计算 R内线在上面的例子中，其中τ = 51.16 ns和C内线假设为 2.7 nF，产生的电阻值为 18.9 Ω。这些值接近ADI公司数据手册应用部分中的常见值。

此处计算的标称RC值是有用的指南，而不是最终解决方案。在 R 之间选择适当的平衡内线和 C内线需要了解输入频率范围、放大器可以驱动多少电容以及可接受的失真水平。为了优化RC值，重要的是对实际硬件进行试验以获得最佳性能。

选择合适的放大器

在上一节中，我们根据输入信号和ADC吞吐量计算了适合ADC输入的RC带宽。接下来，必须使用此信息来选择合适的放大器来驱动ADC。将考虑以下方面：

放大器大小信号带宽

稳定时间

放大器噪声规格和对系统噪声的影响

失真

失真和由此产生的电源轨的裕量要求

放大器的小信号带宽通常在其数据手册中指定。然而，根据输入信号的类型，大信号带宽可能更为重要。对于高输入频率（>100 kHz）或多路复用应用（由于电压摆幅较大），情况尤其如此，输入信号的前向建立更为关键。例如，ADA4841-1的小信号带宽为80 MHz（20 mV p-p信号），但其大信号带宽为3 MHz（2 V p-p信号）。在上例中，使用AD7980时，计算出的RC带宽为3.11 MHz。ADA4841-1是较低输入频率的理想选择，因为其80 MHz小信号带宽足以实现反向建立，但在多路复用应用中会很困难，因为对于大信号摆幅，RC带宽要求增加到3.93 MHz。在这种情况下，更合适的放大器是ADA4897-1，它具有30 MHz的大信号带宽。一般来说，放大器的小/大信号带宽应至少是RC带宽的两到三倍，这取决于反向或正向建立是否占主导地位。这尤其适用于需要放大器级提供电压增益的情况，这将减少可用带宽;可能需要具有更宽带宽的放大器。

查看正向建立要求的另一种方法是查看放大器的建立时间规格，通常是建立到指定步长的百分比所需的时间。对于16至18位性能，通常需要建立至0.001%，但大多数放大器的额定值为0.1%或0.01%，步长各不相同;因此，需要对数字进行一些折衷，以便很好地了解建立行为对于ADC吞吐量是否可接受。对于8 V步进，ADA4841-1的0.01%额定建立时间为1 μs。在以1 MSPS（1 μs周期）驱动AD7980的多路复用应用中，它无法及时建立输入以实现满量程步进，但可能会降低吞吐量，例如500 kSPS。

RC带宽对于确定放大器允许的最大噪声量非常重要。放大器噪声通常由噪声曲线平坦部分较高频率的低频1/f噪声（0.1 Hz至10 Hz）和宽带噪声频谱密度指定（图7）。

图7.ADA4084-2的电压噪声与频率的关系

折合到ADC输入端的总噪声计算如下。首先，计算放大器在RC带宽上的宽带频谱密度引起的噪声

哪里en= 噪声频谱密度，单位为 nV/√ Hz，N = 放大器电路噪声增益，以及BW钢筋混凝土= RC 带宽（以 Hz 为单位）。

接下来，加上低频1/f噪声，该噪声通常指定峰峰值，需要转换为均方根，通常使用以下公式

哪里

= 1/f 峰峰值噪声电压，N = 放大器电路噪声增益。

然后由和方根给出总噪声：

该总噪声应为ADC噪声的~1/10，以便对整体SNR的影响最小。可能允许更高的噪声，具体取决于目标系统的SNR。例如，如果ADC的SNR = 91 dB，则V裁判= 5 V，则总噪声应小于或等于

根据这个数字，很容易得出1/f噪声和宽带噪声频谱密度的最大允许规格。假设所考虑的放大器具有可忽略的1/f噪声，以单位增益工作，并使用具有先前计算的RC带宽3.11 MHz的滤波器，则

因此，放大器必须具有2.26 nV/√ Hz≤宽带噪声频谱密度。ADA4841-1符合此标准，规格为2.1 nV/√ Hz。

放大器需要考虑的另一个重要规格是特定输入频率下的失真。通常，为了获得最佳性能，在目标输入频率下，16位时的总谐波失真（THD）要求为~100 dB，18位ADC的总谐波失真（THD）需要~110 dB。图8显示了ADA4841-1在2 V p-p输入信号下的典型失真与频率的关系图。

图8.ADA4841-1的失真与频率的关系。

该图不是显示总谐波失真，而是分为通常最主要的二次和三次谐波分量。ADA4841-1足够干净，可以驱动高达~30 kHz的18位ADC，并具有出色的失真特性。当输入频率接近100 kHz及以上时，失真性能开始下降。为了在较高频率下降低失真，需要更高功率、更宽带宽的放大器。较大的信号也会降低性能。对于0 V至5 V的ADC输入，失真性能信号范围增加到5 V p-p。这将产生与图8所示失真图不同的性能，因此放大器可能需要进行测试，以确保其仍满足要求。图9比较了几个输出电压电平下的失真性能。

图9.各种输出电压电平的失真与频率的关系。

THD还可能受到裕量的影响，裕量是放大器最大实际输入/输出摆幅与正电源轨和负电源轨之差。放大器可以具有轨到轨输入和/或输出，或者需要高达1 V或更大的裕量。即使使用轨到轨输入/输出，如果在接近放大器供电轨的信号电平下运行，也很难获得良好的失真。因此，最好选择使最大输入/输出信号远离供电轨的电源电平。例如，考虑由ADA4841-1放大器驱动的0 V至5 V输入范围的ADC，并且需要最大化ADC的范围。该放大器具有轨到轨输出，输入端具有1 V裕量要求。如果用作单位增益缓冲器，则至少需要1 V输入裕量，因此正电源必须至少为6 V。输出为轨到轨，但仍只能驱动至地或正轨~25 mV以内，因此需要负电源轨才能一直驱动至地。例如，负电源轨可以是–1 V，以便为失真性能留出余量。

如果通过减小ADC输入范围来损耗一些SNR是可行的，则可以消除负电源。例如，如果ADC的输入范围降至0.5 V至5 V，则ADC范围的10%损耗将导致SNR降低~1 dB。然而，这将允许负电源轨接地，从而消除产生负电源所需的电路，从而降低功耗和成本。

因此，在选择放大器时，重要的是要考虑输入和输出信号范围要求，因为这将决定所需的电源电压。在本例中，额定工作电压为5 V的放大器是不够的;但是，ADA4841-1的额定电压最高为12 V，因此使用更高的电源电压使其能够正常工作，并具有足够的电源裕量。

审核编辑：郭婷