最高功率密度、多轨电源解决方案适用于空间受限的应用

随着通信、医疗和工业设备的整体尺寸不断减小，电源管理成为越来越重要的设计考虑因素。本文将介绍高度集成度高的新型电源管理解决方案的应用，这些新器件为RF系统、FPGA和处理器供电的优势，以及帮助设计人员快速实现新设计的设计工具。

通信基础设施中家庭基站和微微基站的出现推动了对小型基站的需求，这些基站对在最小面积内以最高功率效率为数字基带、存储器、RF收发器和功率放大器供电有着复杂的要求，如图1所示。典型的小型蜂窝系统需要一个非常密集的电源，该电源可以提供具有快速瞬态响应的大电流，为数字基带供电，同时需要低噪声、低压差稳压器（LDO）为AD9361 RF捷变收发器供电。™、温度补偿晶体振荡器 （TCXO） 和其他噪声关键电源轨。将开关稳压器的开关频率设置在临界RF频段之外可降低噪声，同步开关稳压器可确保拍频不会影响RF性能。降低内核电压（V核心）的数字基带最大限度地降低了低功耗模式下的功耗，电源排序可确保数字基带处理器在RF收发器使能之前启动并运行。一个我2数字基带和电源管理之间的C接口允许改变降压稳压器的输出电压。为了提高可靠性，电源管理系统可以监控其自身的输入电压和管芯温度，并向基带处理器报告任何故障。

图1.小型基站需要各种电源。

同样，医疗和仪器设备（例如便携式超声和手持仪器）的趋势是外形尺寸明显更小，因此这些产品推动了对更小、更高效的FPGA、处理器和存储器供电方式的需求，如图2所示。典型的 FPGA 和存储器设计需要一个非常密集的电源，该电源可以提供具有快速瞬态响应的大电流，为内核和 I/O 轨供电，同时需要一个低噪声电源轨来为锁相环 （PLL） 等片内模拟电路供电。电源排序对于确保FPGA在存储器启用之前启动并运行至关重要。具有精密使能输入和专用电源就绪输出的稳压器可实现电源排序和故障监控。电源设计人员通常希望在不同的应用中使用相同的电源IC，因此改变电流限值的能力非常重要。这种设计重用可以显著缩短上市时间，这是任何新产品开发过程中的关键要素。

图2.为 基于 FPGA 的系统供电。

考虑具有 12V 输入和 5 个输出的 FPGA 的通用多轨电源管理设计规范：

内核：1.2 V @ 4 A

辅助：1.8 V @ 4 A

输入/输出：3.3 V @ 1.2 A

DDR 内存：1.5 V @ 1.2 A

时钟： 1.0 V @ 200 mA

图3a所示的典型分立式方案将四个开关稳压器连接到12 V输入轨。一个开关稳压器的输出对LDO进行预调节，以降低功耗。另一种方法（如图3b所示）使用一个稳压器将12 V输入降压至5 V中间轨，然后向下调节以产生所需的每个电压。这种实现方案成本较低，但由于采用两级电源转换，效率也较低。在这两种情况下，每个稳压器都必须独立使能，因此电源排序可能需要专用的电源排序器。噪声也可能是一个问题，除非所有切换台都可以同步以降低拍频。

图3.（a） 分立稳压器设计和（b） 替代分立稳压器设计。

集成解决方案实现高效率、小尺寸

将多个降压稳压器和LDO集成到单个封装中可以显著减小电源管理设计的整体尺寸。此外，与传统的分立式实现相比，智能集成解决方案具有许多优势。减少分立元件的数量可以显著降低设计的成本、复杂性和制造成本。ADP5050和ADP5052集成电源管理单元（PMU）可以在单个IC中实现所有这些电压和特性，使用更少的PCB面积和元件。

为实现最高效率，每个降压稳压器可直接由12 V供电（类似于图3a），无需前置稳压器级。降压转换器 1 和降压 2 具有可编程电流限值（4 A、2.5 A 或 1.2 A），使电源设计人员能够快速轻松地更改新设计的电流，并显著缩短开发时间。LDO 可由 1.7V 至 5.5V 电源供电。在本例中，其中一个降压稳压器的1.8 V输出为LDO供电，为噪声敏感型模拟电路提供低噪声1 V电源轨。

开关频率 fSW 通过电阻 R 设定在 250 kHz 和 1.4 MHz 之间室温.灵活的开关频率范围允许电源设计人员优化设计，降低频率以实现最高效率，或提高频率以实现最小的整体尺寸。图 4 显示了 f 之间的关系西 南部和 R室温.R 的值室温可以计算为R室温= （14822/f西 南部)1.081，R 以 kΩ 为单位，f 以 kHz 为单位。

图4.开关频率与RRT的关系

在某些设计中，希望同时具有这两种特性：较低的开关频率为较高电流轨提供最高的功率效率，以及较高的开关频率以减小电感器尺寸并最小化较低电流轨的PCB面积。主开关频率上的二分频选项允许ADP5050在两个频率下工作，如图5所示。降压 1 和降压 3 的开关频率可通过 I 设置。2C端口为主开关频率的二分之一。

图5.ADP5050在低开关频率下工作，在高电流轨上实现高效率，在低电流轨上以高频率工作，以实现小电感尺寸。

电源排序

如图6所示，ADP5050和ADP5052具有四个特性，可简化使用FPGA和处理器的应用所需的电源时序：精密使能输入、可编程软启动、电源就绪输出和有源输出放电开关。

精密使能输入：每个稳压器（包括 LDO）都有一个具有精密 0.8V 基准电压源的使能输入（图 6-1）。当使能输入端的电压大于0.8 V时，稳压器使能;当电压降至0.725 V以下时，稳压器被禁用。内部 1MΩ 下拉电阻可防止引脚悬空时的误差。精密使能阈值电压允许在器件内以及使用外部电源轻松排序。例如，如果降压1设置为5 V，则可以使用电阻分压器设置精确的4.0 V跳变点以启用降压2，依此类推，为所有输出设置精确的上电时序。

可编程软启动：软启动电路以受控方式斜坡输出电压，从而限制浪涌电流。当软启动引脚连接到V时，软启动时间设置为2 ms注册，或者通过将电阻分压器从软启动引脚连接到 V 可以增加到 8 ms注册和地面（图 6-2）。可能需要这种配置以适应特定的启动顺序或具有大输出电容的应用。软启动的可配置性和灵活性使大型复杂 FPGA 和处理器能够以安全、可控的方式上电。

1. 精密使能门限：高于0.8V使能稳压器，低于0.72V（迟滞）使能稳压器。

2.可编程软启动：每个通道上的不同软启动可以编程为2ms，4ms，8ms。

3. PWRGD 输出：从 CH1 到 CH4 的理想 PWRGDx 可以通过工厂保险丝或 I 进行配置2C.

4.有源输出放电开关：输出放电开关可接通，缩短输出电容的放电周期。

图6.ADP5050和ADP5052简化了电源时序。

电源就绪输出： 当所选降压稳压器正常工作时，漏极开路电源就绪输出 （PWRGD） 变为高电平（图 6-3）。电源良好引脚允许电源向主机系统发出有关其运行状况的信号。默认情况下，PWRGD 监视降压 1 上的输出电压，但可以自定义其他通道的顺序来控制 PWRGD 引脚。每个通道（PWRGx位）的状态可以通过I回读2ADP5050上的C接口。PWRGx位上的逻辑高电平表示稳压输出电压高于其标称输出的90.5%。当调节输出电压降至其标称输出的87.2%以下超过50 μs时，PWRGx位设置为逻辑低电平。PWRGD 输出是内部未屏蔽 PWRGx 信号的逻辑 AND。在 PWRGD 变为高电平之前，内部 PWRGx 信号必须保持高电平至少 1 ms;如果任何 PWRGx 信号发生故障，PWRGD 将无延迟地变为低电平。控制PWRGD（通道1至通道4）的通道由工厂保险丝或通过I设置位指定2C 接口。

有源输出放电开关： 每个降压稳压器都集成了一个从开关节点到地的放电开关（图 6-4）。当相关稳压器被禁用时，该开关开启，帮助输出电容快速放电。放电开关的典型电阻为通道1至通道4的250 Ω。当稳压器被禁用时，有源放电开关将输出拉至地，即使存在大容性负载也是如此。这显著提高了系统的鲁棒性，尤其是在重新上电时。

图7所示为典型的上电/关断时序。

图7.典型上电/关断时序。

我2C 接口

我2C 接口可实现两个降压稳压器输出（通道 1 和通道 4）的高级监控功能和基本动态电压调节。

输入电压监视器： 可以监控输入电压是否存在欠压情况等故障。例如，在输入端施加12 V电压时，I2C 接口配置为在输入电压低于 10.2 V 时触发警报。专用引脚 （nINT） 上的信号告诉系统处理器发生了问题，并关闭系统以采取纠正措施。监控输入电压的能力提高了系统可靠性。图8显示了可用于监控ADP5050输入电压的可编程值。

图8.输入欠压检测。

结温监测器：可以监测结温是否存在过热等故障。如果结温升至预设水平（105°C、115°C 或 125°C）以上，则会在 nINT 上发出警报信号。与热关断不同，此功能会发送警告信号，但不会关闭设备。监控结温并在可能发生的系统故障发生之前提醒系统处理器的能力提高了系统可靠性，如图9所示。

图9.结温监测。

有源输出放电开关： 每个降压稳压器都集成了一个从开关节点到地的放电开关（图 6-4）。当相关稳压器被禁用时，该开关开启，帮助输出电容快速放电。放电开关的典型电阻为通道1至通道4的250 Ω。当稳压器被禁用时，有源放电开关将输出拉至地，即使存在大容性负载也是如此。这显著提高了系统的鲁棒性，尤其是在重新上电时。

动态电压调节： 动态电压调节允许系统通过动态降低低功耗模式下通道1和通道4上的电源电压来降低功耗，或者可以根据系统配置和系统负载动态改变输出电压。此外，所有四个降压稳压器的输出电压可通过 I2C 接口，如图 10 所示。

图 10.ADP5050输出电压选项。

低噪声特性

以下几个特性可降低电源产生的系统噪声：

宽电阻可编程开关频率范围： RT引脚上的电阻器在250 kHz至1.4 MHz之间设置开关频率。这种灵活性允许电源设计人员设置开关频率，以避免系统噪声频带。

降压稳压器相移： 降压稳压器的相移可通过 I 进行编程2C 接口。默认情况下，通道1和通道2之间以及通道3和通道4之间的相移为180°，如图11所示。异相操作的好处是降低了输入纹波电流，降低了电源上的接地噪声。

图 11.ADP5050/ADP5052中降压稳压器的相移。

通道 2、通道 3 和通道 4 的相移相对于通道 1 可以使用 I 设置为 0°、90°、180° 或 270°2C 接口，如图 12 所示。当并联操作配置为在通道1和通道2上提供高达8 A的单个组合输出时，通道2的开关频率相对于通道1锁定为180°相移。

图 12.降压稳压器的相移可通过 I 进行配置2C 接口。

时钟同步：开关频率可通过 SYNC/MODE 引脚同步至 250kHz 至 1.4MHz 范围内的外部时钟。这种能力在射频和噪声敏感型应用中非常重要。当检测到外部时钟时，开关频率平滑地转换到其频率。当外部时钟停止时，器件切换回内部时钟并继续正常工作。与外部时钟同步可使系统设计人员远离关键噪声频段，并降低系统中多个器件产生的噪声。

为了成功同步，必须将内部开关频率编程为接近外部时钟值的值;建议频率差小于 ±15%。

SYNC/MODE 引脚可通过工厂保险丝或 I 配置为同步时钟输出2C 接口。在 SYNC/MODE 引脚上产生一个占空比为 50% 的正时钟脉冲，其频率等于内部开关频率。短时间延迟（~15% t西 南部） 发生在生成的同步时钟和通道 1 交换节点之间。

图13显示了在频率同步模式下配置的两个器件：一个器件配置为时钟输出以同步另一个器件。应使用100 kΩ上拉电阻，以防止SYNC/MODE引脚悬空时出现逻辑错误。

图 13.RF应用显示两个器件同步以降低电源噪声。

两个器件同步到同一时钟，因此第一个器件的通道1和第二个器件的通道1之间的相移为0°，如图14所示。

图 14.两个ADP5050器件在同步模式下工作的波形。

ADIsimPower设计工具

ADIsimPower™现在支持ADP5050/ADP5052多通道高压PMU，该PMU为4/5通道供电，每通道负载电流高达4 A，输入电压高达15 V。该设计工具允许用户通过级联通道、并联放置大电流通道以创建 8A 电源轨以及考虑每个通道的热贡献来优化设计。借助高级功能，用户可以独立指定每个通道的纹波和瞬态性能、开关频率以及支持一半主频率的通道的性能。

ADIsimPower允许用户在图15所示的软件界面上快速轻松地输入设计要求。

图 15.ADIsimPower软件接口。

通过智能组件选择生成完整的物料清单。可以从工具中请求评估板。该设计工具允许对每个通道进行复杂的控制，如图16所示。

图 16.（a） 可以为每个电源轨指定纹波、瞬态和响应。

（b） 使用精确启用的高级排序要求。

ADIsimPower使电源设计人员能够快速访问准确、经过测试的可靠性能数据，如图17所示。

图 17.ADIsimPower仿真输出。

然后可以将设计组装到评估板上，如图18所示。

图 18.采用ADP5050/ADP5052的电源电路。

ADP5050/ADP5052/ADP5051/ADP5053规格

 

部件号	描述	V在（五）	V外（五）	输出数量	输出电流（毫安）	我2C	主要特点	包
ADP5050	四通道降压稳压器，LDO，I2C	降压：4.5 至 15	0.8 至 0.85 × V在	2 ×降压	4000、 2500 或 1200	是的	我2C 接口，带单独的使能引脚和电源良好	48 引脚低密度纤维板
				2 ×降压	1200
		LDO：1.7 至 5.5	0.5 到 4.75	线性分布器	200
ADP5051	四通道降压稳压器， POR/WDI， I2C	降压：4.5 至 15	0.8 至 0.85 × V在	2 ×降压	4000、 2500 或 1200	是的	我2C 接口，带单独的使能引脚和电源良好	48 引脚低密度纤维板
				2 ×降压	1200
ADP5052	四通道降压稳压器，LDO	降压：4.5 至 15	0.8 至 0.85 × V在	2 ×降压	4000、 2500 或 1200	不	单独的使能引脚和电源良好	48 引脚低密度纤维板
				2 ×降压	1200
		LDO：1.7 至 5.5	0.5 到 4.75	线性分布器	200
ADP5053	四通道降压稳压器，POR/WDI	降压：4.5 至 15	0.8 至 0.85 × V在	2 ×降压	4000、 2500 或 1200	不	单独的使能引脚和电源良好	48 引脚低密度纤维板
				2 ×降压	1200

 

图 19.ADP5050/ADP5051/ADP5052/ADP5053：四通道降压开关稳压器，LDO 或 POR/WDI 采用 LFCSP。

结论

新型高度集成的PMU可实现具有高能效、高可靠性和超小尺寸的复杂电源管理解决方案;新的设计工具与灵活的集成电路相结合，缩短了这些复杂电源的上市时间。ADP505x系列是ADI高度集成多输出稳压器产品组合的最新成员，允许在许多不同的应用中快速轻松地使用单个IC，从而缩短电源设计时间。

审核编辑：郭婷