数字下变频器功能的高速ADC的输出频谱研究

DDC包括一个抽取滤波器，可以避免传统的输入抗混叠滤波要求，同时以数字方式滤除目标基带信号，同时处理的数据有效载荷净降低。您透露您正在测试频率计划，并希望看到DDC通带和过渡带之外的输入频率确实衰减了>100 dB（见下图）。您在启用抽取滤波器的情况下运行ADC输出数据的FFT，结果发现输出频谱中的杂散仅下降90 dB，而不是预期下降的>100 dB。如果删除输入信号，杂散就会消失。你问它从哪里来？进入阻带的信号怎么会在通带中引起杂散？

当您开始考虑ADC的板载DSP选项时，有时很容易停止考虑模数转换器的行为。因此，虽然上图准确地描述了抽取滤波器在基带奈奎斯特区的响应，但它没有涵盖转换器中其他奈奎斯特区的响应。在这种情况下，滤波器的响应将混叠到所有高阶奈奎斯特区。在下图中，您可以看到前五个奈奎斯特区域的响应。还注意到神秘杂散，它是带外输入音的混叠二次谐波。

您指出，在测试设置中，不存在模拟输入抗混叠滤波器。因此，神秘杂散的根本原因有了答案——数字滤波器无法消除模拟侧的频谱内容。这很有趣地说明了更高的采样速率转换器如何降低模拟输入滤波要求，但您仍然不能忽视采样系统中的混叠规律。高采样速率和DDC允许在前端不使用激进的模拟滤波器来处理fS/4和fS/2之间的阻塞信号，而一个不太激进的滤波器将消除3fS/4及以后的杂散。

审核编辑：郭婷