高速印刷电路板布局实用指南

尽管印刷电路板（PCB）布局在高速电路中至关重要，但它通常是设计过程中的最后步骤之一。高速PCB布局有很多方面;关于这个主题已经写了几卷。本文从实际角度讨论高速布局。一个主要目的是帮助新手了解他们在设计高速电路电路板布局时需要解决的许多各种考虑因素。但它也旨在使那些已经离开董事会布局一段时间的人受益。并非每个主题都可以在这里提供的空间中详细介绍，但我们讨论了在提高电路性能、缩短设计时间和最大限度地减少耗时的修订方面可以带来最大回报的关键领域。

虽然重点是涉及高速运算放大器的电路，但此处讨论的主题和技术通常适用于大多数其他高速模拟电路的布局。当运算放大器工作在高RF频率时，电路性能在很大程度上取决于电路板布局。“纸面上”看起来不错的高性能电路设计在受到粗心或草率布局的阻碍时可能会呈现平庸的性能。在整个布局过程中提前思考并注意突出的细节将有助于确保电路按预期运行。

原理图

虽然不能保证，但良好的布局始于良好的原理图。绘制原理图时要深思熟虑和慷慨，并考虑通过电路的信号流。从左到右具有自然而稳定的流动的原理图在电路板上也往往具有良好的流动。在原理图上放置尽可能多的有用信息。将从事这项工作的设计师、技术人员和工程师将非常感激，包括我们;有时客户要求我们帮助电路，因为设计师不再在那里。

除了常用的参考标号、功耗和容差之外，原理图上还有哪些信息？这里有一些建议，可以将普通原理图变成超级原理图！添加波形、有关外壳或外壳的机械信息、走线长度、禁止区域;指定哪些组件需要位于电路板顶部;包括调谐信息、元件值范围、热信息、受控阻抗线、注释、电路操作说明...（这样的例子不胜枚举）。

不信任任何人

如果您没有自己进行布局，请务必留出充足的时间与布局人员一起进行设计。此时，一盎司的预防比一磅的治疗更有价值！不要指望布局人员能够读懂你的想法。在布局过程开始时，您的输入和指导最为关键。您可以提供的信息越多，您在整个布局过程中参与的越多，电路板的效果就越好。为设计人员提供临时完成点 - 您希望在该点收到布局进度的通知，以便快速查看。这种“闭环”可防止布局误入歧途，并最大限度地减少电路板布局的返工。

您对设计人员的说明应包括：电路功能的简要说明;显示输入和输出位置的电路板草图;电路板堆叠起来（即电路板的厚度、层数、信号层和平面的细节——电源、接地、模拟、数字和射频）;哪些信号需要在每层上;关键部件需要放置的位置;旁路组件的确切位置;哪些痕迹是关键的;哪些线路需要是受控阻抗线路;哪些行需要具有匹配的长度;组件尺寸;哪些痕迹需要彼此远离（或靠近）;哪些电路需要彼此远离（或靠近）;哪些组件需要彼此靠近（或远离）;哪些组件位于电路板的顶部和底部。你永远不会因为给别人太多信息而得到抱怨——太少了，是的;太多了，没有。

学习经验：大约 10 年前，我设计了一种多层表面贴装板，电路板两侧都有组件。该板被拧入带有许多螺钉的镀金铝外壳中（由于严格的振动规格）。偏置馈通引脚戳穿电路板。引脚通过引线键合到PCB上。这是一个复杂的集会。板上的一些组件将是SAT（在测试中设置）。但我没有指定这些组件应该在哪里。你能猜出其中一些被放在哪里吗？右！在板子的底部。生产工程师和技术人员在不得不拆开组件，设定值，然后重新组装所有东西时，并不是很满意。我没有再犯那个错误。

位置，位置，位置

与房地产一样，位置就是一切。电路在电路板上的放置位置、各个电路元件的位置以及附近的其他电路都至关重要。

通常，输入、输出和电源位置是定义的，但它们之间发生的事情是“可供争夺的”。这就是关注布局细节将产生显着回报的地方。从关键元件的放置开始，包括单个电路和整个电路板。从一开始就指定关键元件位置和信号路由路径有助于确保设计按预期方式工作。第一次就做对可以降低成本和压力，并缩短周期时间。

电源旁路

绕过放大器电源端子上的电源以最大限度地降低噪声是PCB设计过程的一个关键方面，无论是高速运算放大器还是任何其他高速电路。旁路高速运算放大器有两种常用配置。

电源轨接地：这种技术在大多数情况下效果最好，它使用多个并联电容，从运算放大器的电源引脚直接接地。通常，两个并联电容器就足够了，但某些电路可能会受益于额外的并联电容器。

并联不同的电容值有助于确保电源引脚在宽频带上看到低交流阻抗。这在运算放大器电源抑制（PSR）滚降的频率下尤其重要。电容有助于补偿放大器不断降低的PSR。在数十年的频率下保持低阻抗接地路径将有助于确保不需要的噪声不会进入运算放大器。图1显示了多个并联电容的优点。在较低频率下，较大的电容器提供低阻抗接地路径。一旦这些电容器达到自谐振，电容质量就会降低，电容器就会变成电感。这就是为什么使用多个电容器很重要的原因：当一个电容器的频率响应滚落时，另一个电容器的频率响应变得显着，从而在几十年的频率内保持低交流阻抗。

图1.电容阻抗与频率的关系

直接从运算放大器的电源引脚开始;具有最低值和最小物理尺寸的电容应与运算放大器放置在电路板的同一侧，并尽可能靠近放大器。电容器的接地侧应以最小的引线或走线长度连接到接地层。这种接地连接应尽可能靠近放大器的负载，以尽量减少电源轨和接地之间的干扰。图 2 说明了此技术。

图2.并联电容轨对地旁路。

对于下一个更高值的电容器，应重复此过程。一个好的起点是最小值为 0.01 μF，下一个电容器采用 2.2μF 或更大、低 ESR 的电解。0外壳尺寸中的01.0508 μF提供低串联电感和出色的高频性能。

轨到轨：另一种配置使用一个或多个旁路电容连接在运算放大器的正电源轨和负电源轨之间。这种方法通常用于难以在电路中获得所有四个电容器的情况。这种方法的缺点是电容器外壳尺寸会变大，因为电容器两端的电压是单电源旁路方法的两倍。更高的电压需要更高的击穿额定值，这意味着外壳尺寸更大。但是，此选项可以改善PSR和失真性能。

由于每个电路和布局都不同;电容器的配置、数量和值由实际电路要求决定。

寄生效应

寄生虫是那些令人讨厌的小精灵，它们会潜入您的 PCB（字面意思）并在您的电路中造成严重破坏。它们是渗透到高速电路中的隐藏杂散电容器和电感器。它们包括由封装引线和过长的走线形成的电感器;焊盘对地、焊盘至电源层和焊盘至走线电容器;与过孔的互动，以及更多的可能性。图3（a）是同相运算放大器的典型原理图。但是，如果考虑寄生元件，则相同的电路如图3（b）所示。

图3.典型运算放大器电路，设计（a）和寄生效应（b）。

在高速电路中，对电路性能的影响不大。有时只需十分之几皮法拉就足够了。举个例子：如果反相输入端仅存在1 pF的额外杂散寄生电容，则在频域中会导致近2 dB的峰值（图4）。如果存在足够的电容，则会导致不稳定和振荡。

图4.寄生电容引起的额外峰值。

在寻找有问题的寄生效应的来源时，计算这些小精灵大小的一些基本公式可以派上用场。公式1是平行板电容器的公式（见图5）。

 

(1)

 

C是电容，A是板的面积，单位为cm2，k是板材料的相对介电常数，d是板之间的距离，单位为厘米。

图5.两块板之间的电容。

带状电感是另一个需要考虑的寄生因素，这是由于走线长度过长和接地层不足造成的。公式2显示了走线电感的公式。参见图 6。

 

(2)

 

W 是迹线宽度，L 是迹线长度，H 是迹线的粗细。所有尺寸均以毫米为单位。

图6.走线长度的电感。

图7中的振荡显示了高速运算放大器同相输入端2.54 cm走线长度的影响。等效杂散电感为29 nH（纳亨利），足以引起持续的低电平振荡，这种振荡在整个瞬态响应期间持续存在。图片还显示了使用接地层如何减轻杂散电感的影响。

图7.带或不带接地层的脉冲响应。

过孔是寄生效应的另一个来源;它们可以同时引入电感和电容。公式3是寄生电感的公式（见图8）。

 

(3)

 

T 是板的厚度，d 是通孔的直径，单位为厘米。

图8.通过尺寸。

公式4显示了如何计算过孔的寄生电容（见图8）。

 

(4)

 

εr是板材料的相对磁导率。T是板的厚度。D1是通孔周围焊盘的直径。D2是地平面中间隙孔的直径。所有尺寸均以厘米为单位。0.157 cm 厚的电路板中的单个过孔可增加 1.2 nH 的电感和 0.5 pF 的电容;这就是为什么在布置木板时，必须保持持续的警惕，以尽量减少寄生虫的渗透！

接地层

这里要讨论的内容比这里要涵盖的要多得多，但我们将重点介绍一些关键功能，并鼓励读者更详细地探讨该主题。本文末尾显示了参考文献列表。

接地层充当公共基准电压，提供屏蔽，实现散热，并降低杂散电感（但也会增加寄生电容）。虽然使用接地层有很多优点，但在实现时必须小心，因为它能做什么和不能做什么都有限制。

理想情况下，PCB的一层应专用于用作接地层。当整个平面不间断时，将出现最佳结果。抵制移除接地层区域以在此专用层上路由其他信号的诱惑。接地层通过消除导体和接地层之间的磁场来降低走线电感。当接地层的区域被移除时，意外的寄生电感可能会引入接地层上方或下方的走线中。

由于接地层通常具有较大的表面和横截面积，因此接地层中的电阻保持在最小值。在低频下，电流将采用电阻最小的路径，但在高频下，电流将遵循阻抗最小的路径。

然而，也有例外，有时接地层越少越好。如果将接地层从输入和输出焊盘下方移除，高速运算放大器的性能会更好。输入端接地层引入的杂散电容加到运算放大器的输入电容中，会降低相位裕量并可能导致不稳定。如寄生效应讨论所示，运算放大器输入端的1 pF电容会导致显著的峰值。输出端的容性负载（包括杂散负载）在反馈环路中产生一个极点。这会降低相位裕量，并可能导致电路变得不稳定。

模拟和数字电路，包括接地层和接地层，应尽可能分开。快速上升沿产生在接地层中流动的电流尖峰。这些快速电流尖峰会产生噪声，从而破坏模拟性能。模拟和数字接地（和电源）应连接在一个公共接地点，以尽量减少循环数字和模拟接地电流和噪声。

在高频下，必须考虑一种称为趋肤效应的现象。趋肤效应导致电流在导体的外表面流动，实际上使导体变窄，从而增加其直流值的电阻。虽然集肤效应超出了本文的范围，但铜的集肤深度（以厘米为单位）的良好近似值是

 

(5)

 

不太敏感的电镀金属有助于减少趋肤效应。

包装

运算放大器通常采用多种封装。所选择的封装会影响放大器的高频性能。主要影响是寄生效应（前面提到）和信号路由。在这里，我们将重点介绍放大器的输入、输出和电源路由。

图9显示了采用SOIC封装（a）的运算放大器与采用SOT-23封装（b）的运算放大器之间的布局差异。每种封装类型都有其自身的一系列挑战。专注于（a），仔细检查反馈路径表明有多种选择来路由反馈。保持走线长度短至关重要。反馈中的寄生电感会导致振铃和过冲。在图9（a）和9（b）中，反馈路径围绕放大器布线。图9（c）显示了另一种方法——在SOIC封装下布线反馈路径——该方法最大限度地减少了反馈路径长度。每个选项都有细微的区别。第一种选择可能导致走线长度过长，串联电感增加。第二种选择使用过孔，这会引入寄生电容和电感。在布置电路板时，必须考虑这些寄生效应的影响和影响。SOT-23布局几乎是理想的：最小的反馈走线长度和使用过孔;负载和旁路电容器以短路径返回至同一接地连接;图9（b）中未显示的正轨电容位于电路板底部的负轨电容正下方。

图9.运算放大器电路的布局差异。（a） SOIC 封装，（b） SOT-23 和 （c） SOIC，电路板下方有射频。

低失真放大器引脚排列：ADI公司某些运算放大器（例如AD8045）提供新型低失真引脚排列，有助于消除上述两个问题;它还提高了另外两个重要领域的性能。如图10所示，LFCSP的低失真引脚排列采用传统的运算放大器引脚排列，逆时针旋转一个引脚，并添加第二个输出引脚作为专用反馈引脚。

图 10.具有低失真引脚排列的运算放大器。

低失真引脚排列允许输出（专用反馈引脚）和反相输入之间紧密连接，如图11所示。这大大简化和精简了布局。

图 11.低失真运算放大器AD8045的PCB布局

另一个好处是减少了二次谐波失真。传统运算放大器引脚配置中二次谐波失真的一个原因是同相输入和负电源引脚之间的耦合。LFCSP封装的低失真引脚排列消除了这种耦合，大大降低了二次谐波失真;在某些情况下，降低可能高达 14 dB。图12显示了AD8099 SOIC和LFCSP封装之间的失真性能差异。

这种封装还有另一个优势——功耗。LFCSP提供了一个裸露的焊盘，可降低封装的热阻，并可以改善θ贾约40%。凭借其较低的热阻，该设备运行温度更低，这意味着更高的可靠性

图 12.AD8099失真比较—采用SOIC和LFCSP封装的相同运算放大器。

目前，ADI公司有三款高速运算放大器采用新型低失真引脚排列：AD8045、AD8099和AD8000。

路由和屏蔽

电路板上存在各种各样的模拟和数字信号，具有从直流到GHz的高低电压和电流。防止信号相互干扰可能很困难。

回顾“不信任任何人”的建议，提前思考并制定如何在板上处理信号的计划至关重要。重要的是要注意哪些信号是敏感的，并确定必须采取哪些步骤来保持其完整性。接地层为电信号提供公共参考点，也可用于屏蔽。当需要信号隔离时，第一步应该是提供信号走线之间的物理距离。以下是一些需要注意的良好做法：

最大限度地减少长并联线路和同一电路板上信号走线的紧密接近将减少电感耦合。

尽量减少相邻层上的长走线将防止电容耦合。

需要高隔离度的信号走线应路由在单独的层上，如果它们不能完全保持距离，则应彼此正交运行，中间有接地层。正交布线将最大限度地减少电容耦合，并且接地将形成电屏蔽。这种技术被用于形成受控阻抗线路。

高频（RF）信号通常在受控阻抗线路上运行。也就是说，走线保持特性阻抗，例如 50 欧姆（RF应用中的典型值）。两种常见的受控阻抗线，微带和带状线都可以产生类似的结果，但实现方式不同。

微带控制阻抗线如图13所示，可以在电路板的任一侧运行;它使用紧靠其下方的接地层作为参考平面。

图 13.微带传输线。

公式6可用于计算FR4板的特性阻抗。

 

(6)

 

H是从接地层到信号走线的距离，W是走线宽度，T是走线厚度;所有尺寸均以密耳（英寸× 10 为单位-3).εr是PCB材料的介电常数.

带状线控制阻抗线（见图14）使用两层接地层，信号走线夹在它们之间。这种方法使用更多的走线，需要更多的电路板层，对介电厚度变化敏感，成本更高，因此它通常仅用于要求苛刻的应用。

图 14.带状线控制阻抗线。

带状线的特性阻抗设计方程如公式7所示。

 

(7)

 

保护环或“保护”是与运算放大器一起使用的另一种常见屏蔽类型;它用于防止杂散电流进入敏感节点。原理很简单——用保护导体完全包围敏感节点，该保护导体保持在或驱动（在低阻抗下）与敏感节点相同的电位，从而将杂散电流从敏感节点吸收出去。图15（a）显示了反相和同相运算放大器配置的保护环原理图。图15（b）显示了SOT-23-5封装的两个保护环的典型实现方式。

图 15.保护环。（a） 反相和同相操作。（b） SOT-23-5封装。

屏蔽和路由还有许多其他选项。鼓励读者查看以下参考资料，以获取有关此主题和上述其他主题的更多信息。

结论

智能电路板布局对于成功的运算放大器电路设计非常重要，尤其是对于高速电路。一个好的原理图是良好布局的基础;电路设计师和布局设计师之间的密切协调至关重要，尤其是在零件和布线的位置方面。需要考虑的主题包括电源旁路、最小化寄生效应、接地层的使用、运算放大器封装的影响以及布线和屏蔽方法。

审核编辑：郭婷