作者:Iuri Mehr, Joe DiPilato, and Martin Kessler
电视电缆的广泛部署导致了广泛的研究,以提供更好的质量和增加电视节目和电缆调制解调器功能的多样性。这一努力导致了几家知名供应商的数字机顶盒的开发,包括科学亚特兰大和摩托罗拉(通用仪器)。数字机顶盒不是模拟退化边带调制 (VSB) 通道,而是接收电视节目并使用正交幅度调制 (QAM) 与前端电台交换信息。以数字位传输模拟信息不仅更可靠,而且可以更有效地利用可用带宽。图1显示了连接到头端和住宅(或办公室)内各种设备的数字机顶盒。
图1.电缆机顶盒网关配置。
几种服务可以以这种方式统一,包括互联网接入、有线电视甚至电话服务。高数据速率允许流式传输MPEG电影以及高质量的电话(语音包)服务。
如图2所示,数字机顶盒由几个主要子系统组成,以实现电视调谐器、基带收发器、通道3/4调制器(用于与模拟电视机兼容)、MPEG和NTSC解码器和编码器、物理层(PHY)和电缆调制解调器的媒体访问控制(MAC)等功能。由于互联网接入意味着一个上行通道,因此包括一个电缆驱动器;它可以使用AD832x系列的成员来实现。该盒子还可以包括带外 (OOB) 控制通道和电话线路接口。
所有这些模块的多样性和复杂性都给设计人员带来了元件和电路板级的重大挑战。所需的大量数字处理,加上高清数字电视的高质量接收要求,给数字机顶盒架构师带来了诸多挑战。此外,与模拟电视的兼容性要求从壁挂式电视电缆插座到电视机进行干净的模拟信号处理。因此,为集成功能选择合适的分区成为以低成本在电缆调制解调器中结合高质量电视接收和高数据速率的关键要求。
图2.在一个典型的数字机顶盒内。
混合信号前端可使用AD9873实现,是机顶盒的核心(图2)。
混合信号前端
机顶盒混合信号前端的定义必须考虑发送和接收数据路径所需的功能量。低成本至关重要,因此选择合适的技术是成功设计的关键。除此之外,上市时间对IC供应商和OEM来说同样重要。包含大量数字和模拟内容的ASIC通常难以安排,因为处理固有的设计挑战需要时间,并且经常需要客户反馈。ADI公司AD9873的设计人员利用了他们在机顶盒技术方面的经验,以及他们在单个芯片上集成基本高性能模拟和混合信号功能所需的高性能拓扑模块内核设计清单。
图3是用于机顶盒和电缆调制解调器的模拟前端转换器AD9873的框图。接收数据路径包含多个模数转换器(ADC),以适应前面描述的各种机顶盒功能。一对8位ADC用于转换来自解调OOB通道的正交输入。它们专为中等性能而设计 — 在小于 7 MHz 的采样速率下优于 16 有效位数 (ENOB),因为 OOB 数据在窄带信道 (<1 MHz) 中使用低复杂度调制 (QPSK)。由于10位ADC在电缆调制解调器数据数字化中起着重要作用,因此需要更严格的规格。这种类型的数据使用高阶QAM调制进行广播,这需要更高的信噪比。因此,在9 MSPS下对高达10 MHz的输入信号进行采样时,转换器需要表现出优于33 ENOB。第四个ADC是一个12位转换器,采样频率为33 MHz,可为高达奈奎斯特速率的输入提供优于10.5 ENOB,可以数字化高清电视信号。对于多路复用到同一输入的单端视频信号,提供可编程黑电平箝位。所有这些转换器的输出都经过多路复用,以减少封装引脚的数量。
图3.AD9873功能框图
发送数据路径包含一个解复用接口,用于接收I/Q基带数据,通常采样频率约为13 MHz(高达16 MHz)。由于插值是降低DAC输出滤波器要求的强大工具(AD9772和AD9856成功使用),因此使用了三个插值滤波器。插值因子可以设置为12或16,使数据速率高达230 MHz。整体插值器频率响应由两个半带滤波器和一个级联积分器梳状滤波器(CIC)决定。在插值器之后,使用直接数字频率合成(DDS)实现正交调制器以生成正弦和余弦波形。在馈入DAC之前,信号可以补偿由D/A转换过程产生的sin(x)/x滚降。此操作是可选的,因为滚降仅在合成载波频率范围结束时变得明显。DDS可以产生低杂散含量的复数载波,频率高达采样速率的约三分之一,即高达70 MHz。
ADC直接从低频晶体时钟;其频率由板载可编程锁相环(PLL)提高,以提供DAC所需的高速时钟。这种方法可减少对ADC进行采样时的不良时钟抖动,并消除片外高频振荡器的问题和费用。可编程PLL还为机顶盒内的其他模块提供系统时钟。辅助数字Σ-Δ输出有助于自动增益控制或定时恢复功能。许多器件参数可通过 3 引脚或 4 引脚串行接口进行编程。
为了与AD832x电缆驱动器系列成员无缝连接,该器件内置一个单独的3线接口,并设计了多个配置文件寄存器(可通过串行接口加载),以加快发射增益数据和载波频率的变化。这可以通过使用专用的外部引脚来实现,该引脚寻址特定的配置文件寄存器组。图4显示了AD9873如何在完整的数字机顶盒应用中使用。
图4.智能系统分区有助于解决优化宽带调制解调器设计中的价格、性能、尺寸和功耗的挑战。
宽带调制解调器的设计人员需要小尺寸、高性能水平和低成本的组合。由于机箱内热管理的成本和面积影响,它们无法承受发射或接收路径中耗散功率的代价。为了在宽带调制解调器设计中构建满足这些要求的大规模数字集成电路,需要最先进的低压光刻技术。但是,它们不适用于高性能模拟和混合信号电路。AD9873等产品提供了使用两个高度集成度的小型芯片(数字ASIC和混合信号“其他所有”),从而为这一问题提供了解决方案,这些芯片将大规模数字IC与高性能混合信号元件适当分区。
图5显示了这种方法如何引领宽带通信应用的趋势,远离试图将大规模数字处理与高性能混合信号器件集成失败的单芯片解决方案。新兴的宽带调制解调器需要更强大的数字处理(>MIPS)和更高性能的混合信号(>动态范围和带宽)设备。这些应用中使用的大规模集成数字器件需要最先进的(精细几何形状)、低电压CMOS工艺,而混合信号器件依赖于更高电压的CMOS工艺,这些工艺针对处理高性能混合信号进行了优化。作为新型宽带MxFE系列的首款器件,AD9873将允许设计人员利用“智能分区”。
图5.智能分区模型。
它的工作原理如下:深亚微米几何工艺不容易支持高性能D/A和A/D转换器所需的电压电平,数字噪声耦合到模拟信号链中会破坏信号保真度。有时,试图将所有内容都放在单个芯片上会导致更高的价格和/或更低的性能解决方案。尝试将高速和宽动态范围的混合信号设备与超大规模数字处理混合就是一个很好的例子。它总是需要在数字面积(成本)、功耗或混合信号性能方面做出妥协。AD9873宽带混合信号前端以及随后推出的其他MxFE产品为设计人员提供了高集成度、低成本和低功耗的优势,而不会影响性能。
AD9873采用这种优化的混合信号技术和“智能”分区,为各种调制格式(FSK、QPSK、16/32/64/256 QAM、OFDM、扩频等)提供出色的动态性能。数字ASIC包括调制编码,可以在最具成本效益和最精细的几何形状上实现。通过这种经济高效的方法,系统设计人员可以在自己的数字ASIC中保留更多的“附加值”,充分利用其系统专业知识,专有算法和知识产权。AD9873的混合信号分区解决了在VLSI数字ASIC中集成混合信号电路的成本和性能权衡问题,方法是将其从片外移除。
AD9873混合信号前端的其他应用
除电缆机顶盒外,AD9873还非常适合各种其他标准和专有宽带通信应用,如图6所示。以下是可以使用AD9873的其他应用列表:
电缆调制解调器
数字通信
数据和视频调制解调器
电源线调制解调器
卫星系统
电脑多媒体
宽带无线通信
家庭网络
图6.通过电缆、电源线或无线方式实现宽带调制解调器,使用AD9873。
AD9873主要特性和性能
232MHz正交数字上变频器:
直流至 70 MHz 输出带宽
12 位直接中频 D/A 转换器
直接数字合成
插值和正弦(x)/x 滤波器
12位、33MSPS直接中频ADC
10位、33MSPS直接中频ADC
双通道 8 位、16.5 MSPS I&Q ADC
双通道 12 位 Σ-Δ 控制 DAC
带箝位电路的视频输入
与 AD8321/3 PGA 电缆驱动器的直接接口
可编程锁相环时钟乘法器
3.3V 单电源供电
关断模式
100 针 MQFP
AD9873的性能与商用温度范围有关;但是,它可以在-40°至+75°C的温度范围内安全使用。 图7显示了12 MHz输入时10位ADC性能的频谱图。
图7.AD9873的12位ADC性能曲线,输入为10 MHz。
图8显示了产生42 MHz 16 QAM信号的DAC的频谱图。图9显示了AD64产生的9873 QAM信号的星座图和眼图。
图8.AD9873 DAC性能曲线图
图9.AD9873 64-QAM星座图
评估板和软件
AD9873评估板和软件允许用户针对特定调制解调器应用轻松编程和快速评估AD9873。
图 10.AD9873评估设置。
图 11.AD9873 评估板和软件
审核编辑:郭婷
全部0条评论
快来发表一下你的评论吧 !