内容提要
创意电子采用台积电 N3 制程工艺,在 Cadence Innovus 设计实现的助力下,实现运算速度为 3.16GHz 的 HPC 核心设计,其中包含了 350 万个实例
创意电子在台积电 N5 制程上采用了 Cadence Cerebrus AI 解决方案,在 CPU 设计上,成功缩小 9% 的设计面积并降低 8% 的功耗
楷登电子(美国 Cadence 公司,NASDAQ:CDNS)今日宣布,创意电子(GUC)借助 Cadence 数字解决方案成功完成先进的高性能计算 (HPC)设计和 CPU 设计。其中,HPC 设计采用了台积电先进的 N3 制程,运用 Cadence Innovus Implementation System 设计实现系统,顺利完成首款具有高达 350 万个实例,时钟速度高达到 3.16GHz 的先进设计。另一款 CPU 设计采用 AI 赋能的 Cadence Cerebrus Intelligent Chip Explorer 和完整的数字设计流程,借助台积电 N5 制程工艺,成功让功耗降低 8%,设计面积缩小 9%,同时显著提升了工程效率。
Innovus Implementation System 设计实现系统具备高度精确的 GigaPlace 引擎,支持台积电 FINFLEX 单元行布局,可在整个流程中考虑引脚连接,以实现台积电 N3 制程设计规则检查(DRC)收敛。先进的 GigaOpt 引擎从台积电 N3 库中部署最优配置,同时平衡不同单元行的利用率,实现了更好的优化。Innovus 设计实现系统还包括一个大规模的并行架构,并整合了成熟的 NanoRoute 引擎,助力创意电子在设计流程的初期就能解决信号完整性问题,同时改善布线后的设计相关性。
Cadence Cerebrus 与完整的 Cadence 数字产品线相结合,在助力创意电子优化功率、性能和面积(PPA)方面发挥重要作用,并在 5nm CPU 设计中通过综合、设计实现到签核的完整流程,提升工程团队的生产力。Cadence Cerebrus 的独特之处在于以 AI 强化学习引擎,可自主优化创意电子的设计流程,帮助团队突破工程设计的人工极限,加快产品上市。
创意电子设计服务中心资深副总经理林景源博士表示:“创意电子是为 AI、HPC、5G、工业和其他新兴应用提供先进芯片解决方案的市场领导者。我们致力于向客户提供最具竞争力的设计,因此对我们来说,投资于领先的技术非常重要。我们选择 Cadence Cerebrus Intelligent Chip Explorer,正是因为其与更广泛的数字流程相结合,有助于我们通过人工智能技术加快设计周转,同时还能改善 PPA。Innovus 设计实现系统是我们的得力助手,让我们成功交付了首款 N3 芯片,助力团队加速创建高性能、低功耗的 HPC 设计。”
Cadence Cerebrus AI 解决方案和 Innovus Implementation 设计实现系统是完整数字设计流程的一部分,支持 Cadence 的智能系统设计(Intelligent System Design)战略,旨在实现系统级芯片的卓越设计。
审核编辑:汤梓红
全部0条评论
快来发表一下你的评论吧 !