用于高动态范围的ADC，逐次逼近还是Σ-Δ

Maithil Pachchigar

工业、仪器仪表和医疗设备中使用的高性能数据采集信号链需要宽动态范围和高精度。通过增加一个可编程增益放大器或并行操作多个ADC，使用数字后处理来平均结果，可以增加ADC的动态范围，但由于功耗、空间和成本限制，这些方法可能不切实际。过采样使ADC能够以低成本实现高动态范围，同时解决棘手的空间、散热和电源设计挑战。

过采样是通过以远高于奈奎斯特速率（信号带宽的两倍）的速率对输入信号进行采样来执行的，以提高信噪比（SNR）和有效位数（ENOB）。当ADC进行过采样时，量化噪声会扩散，使得大部分噪声发生在目标带宽之外，从而导致低频下的整体动态范围增加。目标带宽之外的噪声可以使用数字后处理消除，如图1所示。过采样率 （OSR） 是采样率除以奈奎斯特率。由于过采样而改善的动态范围 （ΔDR） 为 ΔDR = log2（OSR） × 3 dB。例如，对ADC进行四倍过采样可使动态范围增加6 dB，或增加一位分辨率。

图1.奈奎斯特ADC的过采样

过采样本质上是在大多数集成数字滤波器的Σ-Δ型ADC中实现的，其中调制器时钟速率通常是信号带宽的32至256倍，但Σ-Δ型ADC仅限于需要在输入通道之间快速切换的应用。SAR架构没有延迟或流水线延迟，可实现高速控制环路和输入通道之间的快速切换，其高吞吐率允许过采样。

虽然两种ADC拓扑都可以精确测量低频信号，但SAR ADC的功耗与吞吐速率成比例，与通常消耗固定功率的Σ-Δ型ADC相比，功耗至少降低50%。ADI公司的AD7960 5 MSPS、18位SAR ADC提供了具有线性功耗调节的高吞吐速率示例。

位于SAR ADC前面的低通滤波器通过限制带宽来最大限度地减少混叠并降低噪声。Σ-Δ型ADC的高过采样比和数字滤波器最大限度地降低了其模拟输入端的抗混叠要求，过采样降低了整体噪声。为了增加灵活性，还可以在FPGA上执行自定义数字滤波。

高性能SAR ADC的低本底噪声和高线性度使其能够在快速测量和控制应用所需的小时间窗口内提供更高的带宽、高精度和离散采样。它们的高吞吐速率、低功耗和小尺寸有助于设计人员应对高通道密度系统常见的空间、散热、功耗和其他关键设计挑战。SAR ADC还具有相对于满量程输入信号的最低本底噪声，从而具有更高的SNR和出色的线性度，但与Σ-Δ型ADC不同，它们无法抑制接近直流（1/50 Hz）的60/f噪声。

SAR和Σ-Δ型ADC各有利弊。数据采集系统设计人员必须根据性能、速度、空间、功耗和成本要求做出权衡。

审核编辑：郭婷