Codasip协作引领RISC-V的广泛采用

Codasip协作引领RISC-V的广泛采用

Codasip最近刚刚宣布与英特尔合作，作为英特尔Pathfinder for RISC-V计划的一部分，使领先的RISC-V技术更容易用于使用英特尔FPGA的原型设计、生产设计或研究目的。

Intel Pathfinder for RISC-V计划允许在FPGA平台上实例化各种RISC-V核和其它IP，并能够在统一的IDE中运行业界领先的操作系统和工具链。通过提供访问RISC-V和外围IP的通用环境，英特尔能够使SoC架构师和系统设计师能够在单一环境中组装和测试不同的IP组合。

Intel Pathfinder for RISC-V项目的启动证明了世界领先的半导体制造商对RISC-V的承诺，它也是行业预期的具体证据：RISC-V生态系统正在迅速成熟，而Codasip则被业界认为是该生态系统的关键参与者。

共同跃进RISC-V生态新阶段

当然围绕RISC-V的生态系统还很年轻，在某些方面被认为太分散，太不成熟。但到目前为止，在2022年该生态系统已经取得了一些巨大的飞跃。例如，英特尔在年初发布了一系列声明，越来越多的半导体公司也加入了RISC-V国际基金会。在2022年嵌入式世界大会上，来自EE Journal（电子工程）的资深记者Maxfield先生对RISC-V生态系统产生的活动量印象深刻，他在《RISC-V掀起2022年嵌入式世界风暴》一文中解释了具体原因。如果您对该文章感兴趣请移步链接：https://www.eejournal.com/article/risc-v-takes-embedded-world-2022-by-storm/

即使对RISC-V感兴趣，也没有那么多直接的解决方案可用于评估和获得完整系统的实践经验，包括丰富的RISC-V生态系统中不同供应商的IP核和外围设备。通过英特尔RISC-V项目的供应商之间的合作，SoC设计者和系统开发者现在可以在一个单一的环境中轻松探索不同的配置和IP组合，包括Codasip的L31处理器核。

勇敢迎接全新行业挑战

在业界屡获奖项的Codasip L31是一个小型、高效的32位嵌入式RISC-V处理器核，针对低功耗的AI/ML应用，如物联网边缘设备等。凭借3级流水线、32个通用寄存器以及对谷歌TensorFlowLite 微控制器的支持，该处理器核旨在支持如神经网络等具有挑战性的任务，即使是在最小的、电力有限的应用中也适用。

Codasip的L31处理器核与英特尔Pathfinder for RISC-V计划一起协助您启动下一个RISC-V项目并开始探索各种选择。一旦为设计找到了一个好的设置，就可以通过从Codasip获得与通过该计划评估的相同的现成的L31许可而进入生产。这个高品质的标准处理器可以完美地满足客户的需求，同时支持定制，以适应客户独特的、特定的应用需求。我们知道物联网边缘设备通常是资源受限的，而通过针对特定应用需求定制内核有很多优势。同时我们可以使用 Codasip Studio以非常简单的方式管理定制，这是一个用于自动设计或修改处理器的独特处理器设计工具集。

RISC-V的开放性为创新和定制提供了独特的潜力。英特尔与Codasip等领先的RISC-V供应商共同开发的评估平台，必将提高RISC-V的采用率。作为RISC-V国际基金会的创始成员，Codasip为这一举措喝彩。一个由异构计算和领域专用加速器组成的新世界已经开放并任由我们来探索。更多关于Intel的RISC-V计划请参考官网：pathfinder.intel.com，即刻起开启您自己的探索之旅！

关于Codasip 

Codasip提供领先的RISC-V处理器IP和高级处理器设计工具，为IC设计者提供RISC-V开放ISA的所有优势，以及定制处理器IP的独特能力。作为RISC-V国际组织的创始成员和基于LLVM和GNU的处理器解决方案的长期供应商，Codasip致力于为嵌入式和应用处理器提供开放标准。Codasip成立于2014年，总部位于德国慕尼黑，目前在欧洲设有多个研发中心，销售代表遍布全球。

审核编辑 ：李倩