将MAX2902与外部频率合成器组合

MAX2902 ISM发送器设计用于与外部频率合成器IC组合，形成完整的TX路径方案。根据系统要求，可以使用小数N分频或整数N分频频率合成器IC。了解两种频率合成器的通道步长、相位噪声和PLL锁定时间有何不同，对于确定哪种频率合成器更适合特定应用是必要的。本说明将尝试说明主要差异，以便正确选择合成器。

MAX2900-MAX2904为单芯片200mW发送器，设计用于868MHz/915MHz频段。每个IC上集成了一个基带PN序列低通滤波器、发射调制器、功率放大器和RF VCO。MAX2900、MAX2901和MAX2903还包括一个完整的频率合成器，允许这些器件作为完整的独立RF发送器方案工作。MAX2902和MAX2904设计为与外部频率合成器组合使用，为频率规划和通道设置提供了极大的灵活性。

选择频率合成器IC时，必须做出的第一个决定是使用整数N还是小数N分频模型。设计良好的Σ-Δ小数N分频频率合成器可以在相位噪声、PLL锁定时间和比较杂散抑制方面产生卓越的性能。然而，虽然小数N分频频率合成器的成本持续下降，但整数N分频频率合成器IC仍然提供更便宜的解决方案。了解如何交易性能参数将有助于就使用哪种合成器做出更明智的决定。

比较频率

使用带有小数N分频频率合成器的MAX2902与使用整数N分频频率合成器的主要区别之一是比较频率更高（F比较） 可以在保持相同或在许多情况下更小的频率分辨率或步长 （F步).在整数N分频合成器中，步长与比较频率相同。但是，在小数N分频方法中，步长与比较频率相关F。步= F比较/2位，其中 BITS 是合成器中的小数位数。

较高的比较频率可以显著降低所产生LO信号的环内相位噪声。相位噪声与主频率合成器分频器值（N）成正比。通过增加比较频率，需要较低的N值才能实现相同的RF频率，从而降低分压器的噪声贡献。相位噪声的降低可以通过下式计算

环路带宽

随着频率合成器的比较频率增加，可以使用更宽的环路带宽，而不会降低比较杂散的抑制效果。随着比较频率的增加，比较杂散被向外推，允许环路滤波器的3dB点也向外移动，同时仍然为基准杂散提供足够的衰减。

增加环路带宽的好处是锁定时间更短。锁定时间与环路滤波器的截止频率成反比，因此增加环路带宽会减少PLL锁定所需的时间。在许多应用中，锁定时间是一个关键参数，与小数N分频频率合成器兼容的宽环带宽可以证明是非常宝贵的。

增加环路带宽的缺点是鉴相器噪声现在积分在更大的带宽上。相位噪声通过环路滤波器转折频率恒定，之后开始滚降。因此，当环路滤波器转角被推得更远时，LO信号的积分相位误差根据以下公式增加：积分噪声 = 10 x log（F2/F1) 其中 F1 和 F2 分别是窄环路和宽环路带宽。

关于耦合的说明

MAX2902具有片内功率放大器，输出高达+23.5dBm（典型值）。利用这种功率，调制后的RF输出信号很容易耦合到MAX2902和频率合成器IC之间的VCO走线上。虽然仔细考虑走线布线和接地将有助于最大限度地减少任何耦合，但布局尺寸限制通常无法完全消除耦合的影响。VCO线路上出现不需要的信号会导致MAX2902的LO相位噪声恶化。环路带宽设置得越宽，电路对RF耦合的影响就越小，因为闭环会衰减耦合噪声。如前所述，更宽的环路带宽会增加系统的积分相位误差。

应用示例

举了两个例子。第一个使用整数 N 分频拓扑，第二个使用小数 N 分数拓扑。在整数和小数模式下使用相同的频率合成器IC，以说明MAX2902在闭环中的典型性能。下面列出了设置参数以及两种配置的相位噪声图。这两种布置都提供了可行的实际解决方案，具体取决于整体合成器要求。

所使用的小数n分频合成器有4位，这使其具有模数为16的小数分量。这使得比较频率比整数大小写大八倍，同时可实现的步长小 50%。如果使用更大的模量分数合成器，这种差异可能会更大。

从相位噪声图中可以看出，带内相位噪声的差异为 （-73.00 - -82.83） = 9.83dB。这非常接近基于不同N分频器值的理论差异10 * log （5856/732） = 9.03dB。因此，分数频率合成器改善了带内相位噪声。然而，当计算积分相位噪声时，整数和小数方法的两个值分别收敛为-29dBc和-30dBc。分数情况中使用的更宽带宽消除了初始相位噪声优势，但使PLL锁定时间缩短了约5倍。

结论

MAX2902为高度集成的发送器IC，可与整数N分频合成器组合，形成完整的发送器方案。在选择与MAX2902配合使用哪种类型的频率合成器时，必须首先评估和了解必要的性能规格和权衡。相位噪声、锁定时间、通道间距和成本都可能有所不同，以找到合适的频率合成器解决方案。

审核编辑：郭婷