一文读懂什么是数字 IC 设计

什么是数字 IC 设计？

数字 IC 设计是一个程序过程，涉及将规格和功能转换为数字块，然后进一步转换为逻辑电路。许多与数字 IC 设计相关的限制来自代工工艺和技术限制。

设计技能和独创性是数字 IC 设计的更高级别阶段以及确保设计尽可能高效地满足规范的系统和流程开发的关键。

1、综合与验证：硬件描述语言与功能验证

在数字设计的早期阶段开发的具有行为描述的数字模块需要转换为硬件描述语言 (HDL)，例如 Verilog 或 VHDL。这个阶段通常被称为寄存器传输级 (RTL) 阶段，它通常包括功能验证，以确保逻辑实现符合高层规范。

(a) HDL 代码示例和 (b) 它描述的电路

在这一步之后，硬件描述然后被转换成门级网表，在此期间可以尝试各种实现和优化例程以更好地满足设计目标。此阶段的重要考虑因素包括功率预算、速度、占地面积和可靠性。

2、物理 IC 布局：布局规划和 IP 核

经过综合验证后，门级网表转化为物理版图，即IC的层级和物理结构的几何表示。布局规划方法用于确保整个 IC 中的块和焊盘布局符合设计目标。

由于某些数字模块（例如存储器和寄存器）的结构化和重复性，部分数字 IC 布局通常使用脚本和自动化软件流程完成。外部 IP 核也在此阶段放置，其中软件仅显示 IP 的必要接口部分。在放置所有块和门之后——以及手动布线，如有必要——布线自动化脚本和软件用于连接每个元素。

3、验证和模拟：流片和测试

然后执行验证和模拟，两者都必须考虑布局的布局和物理特征。如果成功，结果是一个输出文件，例如 GDSII (GDS2)，代工厂使用内部软件和流程来制造 IC，即流片阶段。在某些情况下，代工厂会发现设计问题，然后需要设计团队纠正/确认。

M00/81/D4/wKgZomQSf8WAMkDRABZ936qOS4A939.jpg) 布局和布线后的芯片布局。图片由 Cadence Design Systems 提供。

流片后，会生产小批量的首次运行或原型 IC，以便进行测试。根据生产 IC 的性能和经济性，此测试可能会导致重新设计或工艺更改。

数字集成电路抽象级别

1. 行为的
2. 寄存器传输级 (RTL)
3. 功能性
4. 门
5. 晶体管
6. 物理布局

数字 IC 设计流程

• 以下列表概述了数字 IC 设计流程中的步骤，包括子步骤：
• 设计规范
  • 规格
  • 约束
  • 测试台开发
• 高级系统设计
  • 设计分区
  • 入门 Verilog 行为建模
  • 模拟/功能验证
  • 集成与验证
• 逻辑综合
  • 寄存器传输级 (RTL) 转换为网表
  • 设计划分为物理块
  • 时序裕量和时序约束
  • RTL和门级网表验证
  • 静态时序分析
• 平面规划
  • 分层 IC 块放置
  • 电源和时钟规划
• 合成
  • 时序约束和优化
  • 静态时序分析
  • 更新展示位置
  • 更新电源和时钟规划
• 块级布局
  • 完整的块布局和布线
• IC 级布局
  • 所有模块的IC集成
  • 单元格放置
  • 扫描链/时钟树插入
  • 信元路由
  • 物理和电气设计规则检查 (DRC)
  • 布局与原理图 (LVS)
  • 寄生提取
  • 布局后时序验证
  • GDSII 创建
  • 流片