Cortex-M0中断控制和系统控制（一）

 

 

 

本文选自极术专栏《灵动MM32MCU》的文章，授权转自微信公众号灵动MM32MCU。本系列将介绍Cortex-M0中断控制知识。    

 

 

在前几天有客户问了一个问题：如果外部中断来的频率足够快，上一个中断没有处理完成，新来的中断该如何处理？

在研究了arm的官方手册后，了解中断有使能、清除或挂起等实现方式，今天分享给大家。

中断一般是由硬件（例如外设、外部引脚）产生，当某种内部或外部事件发生时，MCU的中断系统将迫使 CPU 暂停正在执行的程序，转而去进行中断事件的处理，中断处理完毕后，又返回被中断的程序处，继续执行下去，所有的Cortex-M 内核系统都有一个用于中断处理的组件NVIC，主要负责处理中断，还处理其他需要服务的事件。嵌套向量式中断控制器（NVIC: Nested Vectored Interrupt Controller）集成在Cortex-M0处理器里，它与处理器内核紧密相连，并且提供了中断控制功能以及对系统异常的支持。

处理器中的NVIC能够处理多个可屏蔽中断通道和可编程优先级，中断输入请求可以是电平触发，也可以是最小的一个时钟周期的脉冲信号。每一个外部中断线都可以独立的使能、清除或挂起，并且挂起状态也可以手动地设置和清除。

主程序正在执行，当遇到中断请求（Interrupt Request）时，暂停主程序的执行转而去执行中断服务例程（Interrupt Service Routine，ISR），称为响应，中断服务例程执行完毕后返回到主程序断点处并继续执行主程序。多个中断是可以进行嵌套的。正在执行的较低优先级中断可以被较高优先级的中断所打断，在执行完高级中断后返回到低级中断里继续执行，采用“咬尾中断”机制。

内核中断(异常管理和休眠模式等)，其中断优先级则由SCB寄存器来管理，IRQ的中断优先级是由NVIC来管理。

NVIC的寄存器经过了存储器映射，其寄存器的起始地址为0xE000E100，对其访问必须是每次32bit。

SCB寄存器的起始地址：0xE000ED00，也是每次32bit访问，SCB寄存器主要包含SysTick操作、异常管理和休眠模式控制。

NVIC具有以下特性：

• 灵活的中断管理：使能清除、优先级配置

• 硬件嵌套中断支持

• 向量化的异常入口

• 中断屏蔽

一、中断使能和清除中断

arm将处理器的中断使能设置和清除设置寄存器分在两个不同的地址，这种设计主要有如下优势：一方面这种方式减少了使能中断所需要的步骤，使能一个中断NVIC只需要访问一次，同时也减少了程序代码并且降低了执行时间，另一方面当多个应用程序进程同时访问寄存器或者在读写操作寄存器时有操作其他的中断使能位，这样就有可能导致寄存器丢失，设置和清除分成两个寄存器能够有效防止控制信号丢失。

因此我可以独立的操作每一个中断的使能和清除设置。

1.1. C代码

 

*(volatile unsigned long) (0xE000E100) = 0x4 ; //使能#2中断
*(volatile unsigned long) (0xE000E180) = 0x4 ; //清除#2中断

1.2. 汇编代码

__asm void Interrupt_Enable()
{
 LDR R0, =0xE000E100  ;  //ISER寄存器的地址
 MOVS R1, #04         ;  //设置#2中断
 STR R1, [R0]         ;  //使能中断#2
}

__asm void Interrupt_Disable()
{
 LDR R0, =0xE000E180  ;  //ICER寄存器的地址
 MOVS R1, #04         ;  //设置#2中断
 STR R1, [R0]         ;  //使能中断#2
}

1.3. CMSIS标准设备驱动函数

//使能中断#IRQn
__STATIC_INLINE void __NVIC_EnableIRQ(IRQn_Type IRQn) 
{
    if ((int32_t)(IRQn) >= 0) {
        NVIC->ISER[0U] = (uint32_t)(1UL << (((uint32_t)(int32_t)IRQn) & 0x1FUL));
    }
}
//清除中断#IRQn
__STATIC_INLINE void __NVIC_DisableIRQ(IRQn_Type IRQn) 
{
    if ((int32_t)(IRQn) >= 0) {
        NVIC->ICER[0U] = (uint32_t)(1UL << (((uint32_t)(int32_t)IRQn) & 0x1FUL));
        __DSB();
        __ISB();
    }
}
//读取使能中断#IRQn
__STATIC_INLINE uint32_t __NVIC_GetEnableIRQ(IRQn_Type IRQn)
{
    if ((int32_t)(IRQn) >= 0) {
        return((uint32_t)(((NVIC->ISER[0U] & (1UL << (((uint32_t)(int32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));
    }
    else {
        return(0U);
    }
}

二、中断挂起和清除挂起

 

如果一个中断发生了，却无法立即处理，这个中断请求将会被挂起。挂起状态保存在一个寄存器中，如果处理器的当前优先级还没有降低到可以处理挂起的请求，并且没有手动清除挂起状态，该状态将会一直保持。

可以通过操作中断设置挂起和中断清除挂起两个独立的寄存器来访问或者修改中断挂起状态，中断挂起寄存器也是通过两个地址来实现设置和清除相关位。这使得每一个位都可以独立修改，并且无需担心在两个应用程序进程竞争访问时出现的数据丢失。

中断挂起状态寄存器允许使用软件来触发中断。如果中断已经使能并且没有被屏蔽掉，当前还没有更高优先级的中断在运行，这时中断的服务程序就会立即得以执行。

2.1. C代码

 

*(volatile unsigned long)(0xE000E100) = 0x4 ; //使能中断#2
*(volatile unsigned long)(0xE000E200) = 0x4 ; //挂起中断#2
*(volatile unsigned long)(0xE000E280) = 0x4 ; //清除中断#2的挂起状态

2.2. 汇编代码

__asm void Interrupt_Set_Pending()
{
 LDR R0, =0xE000E100   ;  //设置使能中断寄存器地址
 MOVS R1, #0x4         ;  //中断#2
 STR R1, [R0]          ;  //使能#2中断
 LDR R0, =0xE000E200   ; //设置挂起中断寄存器地址
 MOVS R1, #0x4         ;  //中断#2
 STR R1, [R0]          ;  //挂起#2中断
}

__asm void Interrupt_Clear_Pending()
{
 LDR R0, =0xE000E100   ;  //设置使能中断寄存器地址
 MOVS R1, #0x4         ;  //中断#2
 STR R1, [R0]          ;  //使能#2中断
 LDR R0, =0xE000E280   ; //设置清除中断挂起寄存器地址
 MOVS R1, #0x4         ;  //中断#2
 STR R1, [R0]          ;  //清除#2的挂起状态
}

2.3. CMSIS标准设备驱动函数

//设置一个中断挂起
__STATIC_INLINE void __NVIC_SetPendingIRQ(IRQn_Type IRQn) 
{
    if ((int32_t)(IRQn) >= 0) {
        NVIC->ISPR[0U] = (uint32_t)(1UL << (((uint32_t)(int32_t)IRQn) & 0x1FUL));
    }
}

//清除中断挂起
__STATIC_INLINE void __NVIC_ClearPendingIRQ(IRQn_Type IRQn) 
{
    if ((int32_t)(IRQn) >= 0) {
        NVIC->ICPR[0U] = (uint32_t)(1UL << (((uint32_t)(int32_t)IRQn) & 0x1FUL));
    }
}

//读取中断挂起状态
__STATIC_INLINE uint32_t __NVIC_GetPendingIRQ(IRQn_Type IRQn) 
{
    if ((int32_t)(IRQn) >= 0) {
        return((uint32_t)(((NVIC->ISPR[0U] & (1UL << (((uint32_t)(int32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));
    }
    else {
        return(0U);
    }
}

NVIC属于处理器内核部分，因此在MM32 MCU芯片的用户手册中只有简单的提及，没有重点讲述，需要深入了解相关寄存器和功能需要参考《Cortex-M0技术参考手册》。

在下一章节中，我们将和大家一起学习中断优先级的实现方式。

审核编辑 ：李倩