DP83822, DP83826在EtherCAT应用下的硬件配置

随着近年来工业互联网蓬勃发展，智能化信息化进程逐步加快，而EtherCAT技术由于其具有通讯的高性能，硬实时性能，灵活的拓扑结构，简单、低成本及充分的开放性，以EtherCAT为代表的工业以太网的发展势头远超现场总线，逐渐成为未来工业互联网的主流应用。

EtherCAT是使用100Mbit/s 全双工的Ethernet通讯。通常由EtherCAT从站控制器（EtherCAT Slave Controller，ESC）和物理层接口PHY实现EtherCAT的应用。ESC通常会支持PHY使用MII，RMII和RGMII接口，由于RMII和RGMII接口包含TX FIFO，会增加EtherCAT从站设备的传输延时，同时也会引入抖动，所以一般不建议在EtherCAT应用中使用，本文主要讨论PHY的MII接口的硬件配置。

下图是ESC和PHY MII之间的连接关系的示意图。ESC和PHY之间的时钟必须保持一致。LINK_STATUS是一个LED输出信号，用来指示100Mbit/s全双工的通讯连接状态。

图 1 ESC和MII连接关系示意图

下表是使用MII接口的EtherCAT PHY的信号要求以及说明。

DP83822 是一款低功耗单端口10/100Mbps以太网PHY。它提供通过标准双绞线电缆发送和接收数据或者连接到外部光纤收发器所需的所有物理层功能。此外，DP83822还可通过标准MII、RMII或RGMII接口灵活地连接到MAC。

DP83822的部分接收路径功能pin脚可以用bootstrap的方式将PHY配置为特定的工作模式，这些pin脚的电压值会在上电或者Reset的时候被检测到，从而完成PHY的配置。DP83822可以通过一个4电平的bootstrap电路来配置，bootstrap pin脚需要增加推荐值的上拉或者下拉电阻来设置电压，从而配置为某种特定模式。

下图是DP83822的bootstrap电路示意图，一部分bootstrap pin脚内置50kΩ的上拉电路，另一部分的bootstrap pin脚内置9kΩ的下拉电阻。通过外加上拉电阻RH和下拉电阻RL可将该bootstrap pin配置为特定模式。

下表是DP83822的四电平配置上拉电阻和下拉电阻的推荐值，结合该bootstrap pin内置的上拉或者下拉电阻，可将该pin配置为四种模式中的一种。

下表是应用于EtherCAT MII的DP83822的bootstrap配置示例，配置pin29将地址的最低位PHY_AD0配置为0（作为地址位配置的示例）。此外，配置pin27将LED 0和LED 1配置为EtherCAT应用要求的功能。其他bootstrap pin保持默认值即可。

 

Pin name / pin number	Default Configuration	Default function	Changed configuration	Changed function
COL/ pin 29	01	FX_EN(0) PHY_AD0(1)	1.9k PD (0 0)	FX_EN(0) PHY_AD0(0)
RX_D0/ pin 30	10	AN_1(1) PHY_AD1(0)
RX_D1 / pin 31	00	EEE disabled PHY_AD2(0)
RX_D2 / pin 32	00	FLD disabled PHY_AD3 (0)
RX_D3 / pin 1	10	AN_EN(1) PHY_AD4(0)
LED_0 / pin 17	x1	AN_0(1)
CRS / pin 27	01	LED_CFG(1) LED speed(0)	13k PU 1.9k PD(10)	LED_CFG(0) LED speed(1)
RX_ER / pin 28	01	RGMII disabled AMDIX enabled
RX_DV / pin 26	00	50MHz input clock disabled RMII disabled

 

FX_EN AN_EN AN_1 AN_0       0 1 1 1     à Advertised Modes, 100BASE-TX and 10BASE-Te, Half and Full-Duplex

LED_SPEED LED_CFG[0]         1 0   à LED 0(Good link/blink activity) LED 1 (show speed (100Mbps/10Mbps)

PHY address           0 0 0 0 0   à serial management interface address 0

DP83826 能够提供很低的延迟和低功耗，并支持 10BASE-Te、100BASE-TX 以太网协议，可以满足实时工业以太网系统中的严格要求。该器件包含两种可配置模式：使用通用以太网引脚的 BASIC 标准以太网模式，以及支持标准以太网模式和多个工业以太网现场总线应用的ENHANCED以太网模式。由于在BASIC模式下配置EtherCAT应用需要通过软件对寄存器进行写操作，而ENHANCED模式可完全通过bootstrap pin来完成配置，所以下述主要介绍用ENHANCED模式配置EtherCAT。

DP83826的bootstrap电路一共由两个电平，如下图所示，一部分bootstrap pin脚内置10kΩ的上拉电路，另一部分的bootstrap pin脚内置10kΩ的下拉电阻。通过外加2.49kΩ的上拉电阻RHI和下拉电阻RLI可将该bootstrap pin配置为特定模式。

下表是DP83826 bootstrap pin在BASIC和ENHANCED模式下的功能说明，最后一列是配置DP83826为ENHANCED模式下的EtherCAT应用。

 

Strap number/ pin number	Basic Function	Default	Enhanced function	Default	Strap setting
Strap 0 / pin 16	Duplex Mode	1 (Full Duplex)	Auto negotiation	0 (Enable)	0(Enable)
Strap 1 / pin 31	Speed	1(100 M)		0 (Pull down)
Strap 2 / pin 30	Auto negotiation	1(Enable)	PHY_ADD0	0 (pull down)	Define address with pull up
Strap 3 / pin 29	MAC mode	0 (MII mode)	PHY_ADD1	0 (pull down)	Define address with pull up
Strap 4 / pin 28	MAC mode	0 (MII mode)	PHY_ADD2	0 (pull down)	Define address with pull up
Strap 5 / pin 22			RMII mode	0 (master mode)	0 (master mode)
Strap 6 / pin 20	MII Isolate	0 (Disable)	Function on Pin 31	0 (CLKOUT 25 MHz)	1 (LED1)
Strap 7 / pin 13			Fast link-drop	0 (disable)	0 (disable) or 1 (enable)
Strap 7 / pin 13	PHY_ADD0	1 (pull up)	RMII_CRS_DV	0 (standard function)	0 (standard function)
Strap 8 / pin 14	PHY_ADD1	0 (pull down)	MAC mode	0 (MII mode)	0 (MII mode)
Strap 9 / pin 15	PHY_ADD2	0 (pull down)	Auto MDIX	0 (enable)	0 (enable)
Strap 10 / pin 18	MAC mode	0 (MII mode)	Applicable only when auto-MDIX is disabled	0 (MDIX)	0 (MDIX)
	Basic function		Enhanced function
Pin 1	GND		NC(3.3V)		NC(3.3V)

 

DP83826也可通过软件修改寄存器的方式配置为EtherCAT应用，具体的细节可参考下述技术文章。

审核编辑：郭婷