怎样让计算机电源“白金”化

引言

80+和计算机产业拯救气候行动计划(Climate Savers Computing) 给计算机电源设立了一个强有力的效率标准。这些标准的“白金”级别规定计算机电源在20%额定负载状态下必须有90%的效率，50%额定负载时效率必须达到94%，而在100%负载时效率必须达到91%。为了满足这些标准，一些电源设计人员选择使用一个具有同步整流的相移、全桥接DC/DC转换器。这种拓扑结构是一种比较好的选择，因为它可以在主FET上实现零电压开关(ZVS)。

市场上有一些脉宽调制器(PWM)，其设计目标是用于控制相移、全桥接转换器，而非驱动同步整流器(QE和QF)。工程师们发现他们可以通过PWM控制器的控制信号OUTA和OUTB来控制同步FET，这样便可以在本应用中使用这些控制器。图1显示了其中一款转换器中的一个功能示意图。

图1 同步整流改进型相移、全桥接转换器

问题

通过延迟H桥接(QA、QB、QC、QD)的FET导通，PWM控制器有助于在这些转换器中实现ZVS。FET QA和QB导通和断开转换过渡之间的延迟(tDelay)会使同步FET QE和QF同时断开，从而允许其主体二极管实施上述导电行为。下列方程式较好地估算了续流期间QE和QF的主体二极管传导损耗：

其中POUT为输出功率，VOUT为输出电压，VD为主体二极管的正向压降，而fs为电感开关频率。

QE和QF的主体二极管传导损耗(PDiode)过多会使设计达不到“白金”标准。更多详情，请参见图1和图2。如图所示，OUTA驱动FET QA和QF，而OUTB驱动FET QB和QE。V1为LOUT和COUT滤波器网络输入的电压，而VQEd和VQFd为相应同步整流器QE和QF的电压。

图2 图1所示转换器的时序图

解决方案

若想减少QE和QF主体二极管导电，最好是在QA和QB延迟期间(tDelay) 让这些同步整流器开启。要做到这一点，必须通过其自有输出来驱动FET QE和QF，其中“导通”时间而非同步的“断开”时间会重叠。图3显示了具有6个单独驱动信号(OUTA到OUTF)的相移、全桥接转换器的功能示意图。通过根据QA到QD的边缘，导通和断开OUTE及OUTF，可以产生QE(OUTE)和QF(OUTF)的信号。表1和图4显示了完成这项工作所需的时序。图4所示理论波形表明，这种技术去除了主体二极管导电，其会在tDelay期间两个栅极驱动均为断开时，与图2所示栅极驱动信号一起出现。

表1 OUTE和OUTF导通/断开过渡转换

图3 使用表1时序的相移、全桥接转换器  

图4 减少QE和QF体二极管导电的时序图

试验结果

为了查看这种技术在减少主体二极管导电方面的效果如何，我们对一个390-V到12-V相移、全桥接转换器进行了改进，旨在通过图2和4所示信号驱动FET。

图5显示了同步FET(QE和QF)栅极的波形图，它们通过OUTA和OUTB PWM输出驱动。图中，在OUTA和OUTB之间的延迟时间(tDelay) 期间可以观测到主体二极管导电。

图5 QE和QF主体二极管导电波形图

图6显示了同步FET(QE和QF)栅极的波形图，它们通过图3所示OUTE和OUTF信号驱动。这些信号都产生自TI新的UCC28950相移、全桥接控制器。图6表明FET QE和QF导通的同时主体二极管没有导电。尽管仍然可以看到一些主体二极管导电，但没有图5那么多。

图6 显示了QE和QF低主体二极管导电的波形图

我们对两种驱动方案(OUTA和OUTB与OUTE和OUTF)从20%到满负载条件下600-W DC/DC转换器的效率进行了测量。在下一页的图7中，显示了这两种驱动方案的转换器效率数据。我们可以看到，相比使用OUTA和OUTB，在50%到100%负载时使用OUTE和OUTF的效率高出约0.4%。0.4%效率增加看起来似乎并不多，但在设计人员努力想要达到“白金”标准时效果就不一样了。

图7 不同QE和QF驱动方案下600-W DC/DC转换器的效率

结论

本文表明有效的方法是：在快速续流期间叠加同步整流器的“接通”时间，以便让体二极管不导电。利用这种方法，虽然体二极管导电并没有完全消失，但其被极大减少，从而提高了整体系统效率，让“白金”效率标准更容易达到。