易灵思提供了原语文档,可以查看每个原语。经常有人会问,如果普通的GPIO怎么走全局时钟网络,其实很简单,打开原主文档,找到EFX_GBUFCE,该部分提供了verilog和VHDL的用法。
EFX_GBUFCE既可以让GPIO走全局时钟网络也可以用于为时钟添加使能控制,当并不是随时需要该时钟时可以把时钟禁止以节省功耗。
CE_POLARITY用于指示CE是高有效还是低有效,如果为1则高有效,反之则低有效。
CE是时钟O的输出使能。
EFX_GBUFCE # ( .CE_POLARITY(1'b1) // 0 active low, 1 active high ) EFX_GBUFCE_inst ( .O(O), // Clock output to global clock network .I(I), // Clock input .CE(CE) // Clock gate );
审核编辑:刘清
全部0条评论
快来发表一下你的评论吧 !