高速PCB设计:AM335X芯片核心板8层PCB实例详解

PCB设计

2493人已加入

描述

本章采用TI公司的AM335x芯片构建的最小核心板系统,能通过外接DC电源让核心板直接运行,与底板通过B2B连接器连接。 底板配合核心板提供了串口、CAN总线接口、USB Host、OTG、LCD外扩、千兆网口外扩等丰富外设,让开发人员能快速整合资源并形成有效的项目解决方案。 核心板集成度高、低成本、低功耗、功能齐全 ,主要特点如下 :

(1)采用 512MByte DDR3 内存

(2)4GByte 工业级 eMMC 或者 4GBit NAND FLASH 可选

(3)2路MII/GMII/RGMII

(4)2路CAN

(5)6路UART

(6)最大分辨率 1366x768, 带3D图形加速器

(7)完美支持 Windows Embedded Compact 7Linux 3.2Android 4 嵌入式操作系统

(8)工作温度范围可达:-40 ℃~85 ℃

(9)外扩资源丰富:包括 2xCAN 总线接口、 2xSPI总线、 1xGPMC 总线、 2xMMC 总线、 2xI2 C总线、 24bit LCD 总线、 1x MDIO 、2x PRU MII 、2x PRU MII 、8x12bit ADC/TSC 、1xUSB 2.0 OTG 、1xUSB HOST 、5x5 线UART、1x3线UART、3x16bit PWM 、3x32bit eCAP 脉冲宽度捕获输入、 3x32bit eQEP 正交编码脉冲输出、 2xRGMII/RMII/GMII Ethernet 、4xtimer 、JTAG等。

(10)AM335x工控板应用领域:

(11)游戏机主控板

(12)家庭与楼宇自动化

(13)工业控制设备

(14)HMI工业人机界面

二、模块PCB设计指南

1、原理框图

单板的信号流向图,即原理框图,如图23-1所示。

总线

图23-1 原理框图

2、单板工艺

单板布线工艺主要取决于单板的高密度芯片的封装工艺(即BGA的间距),以及PCB成本和性能的考虑。 推荐的单板工艺设计如下:

(1)单板尺寸:71 x 47 mm。 板厚:1.6mm

(2)建议采用八层板设计:TOP、GND02、ART03、PWR04、PWR05、ART06、GND07、BOTTOM

(3)过孔规则:孔径8mil/盘径16mil(BGA区域)、孔径10mil/盘径18mil(除BGA的其他区域)

(4)最小线宽规则:5mil(BGA局部区域)

(5)最小线距规则:4mil(BGA局部区域)

3、层叠和布局

单板采用八层的层叠设计如图23-2所示。

总线

图23-2 八层板层叠设计

单板的布线情况如下:

(1)TOP层作为主要元器件层,主要摆放芯片、钽电容、电感等高度较高的元件;

(2)第3层和第6层相邻层除了地平面,还有两个分割的电源平面,在安排布线时需注意高速信号线的跨岛问题

(3)第2层和第5层作为完整的接地平面,为表层的元器件和布线提供屏蔽和最短电流返回路径的作用

(4)第4层和第5层为主电源平面,为主要电源提供平面分割形式的电源网络

(5)Bottom层放置两个2x50 Pin板对板连接器、BGA和DDR3区域的滤波电容。

单板TOP层布局规划如图23-3所示。

总线

图23-3 分区布局规划

单板Bottom层布局规划如图23-4所示。

总线

图23-4 分区布局规划

4、屏蔽处理

为了降低EMI及提高产品的可靠性,在TOP层的板边四周用1mm的铜皮进行裸铜开窗。 如图23-5所示。

总线

图23-5 屏蔽处理示例

为了能够提供良好的信号回流路径,同时改善铜皮散热的性能,需保证主控和DDR3下方铺铜的完整性及连续性。 如图23-6所示。

总线

图23-6 完整平面处理

注意:

(1)铺铜层属性设置为混合分割层,在铺铜时要注意电源层比地层要内缩40mil。

(2)采用8mil孔径,16mil盘径的过孔。

(3)铺铜线宽设置为4mil。

(4)过孔与铺铜的安全间距设置为5.5mil。

5、模块PCB设计指南

(一)处理器

AM335x提供高达720MHz的主频速度和支持mDDR/DDR2/DDR3,并配有NEON SIMD协处理器、SGX5303D图形引擎。 同时AM335x提供了丰富的接口资源。 极高的性价比,使得它能适用性极广。

AM335X采用324pin的BGA封装,球距为0.8mm,采用8/16mil的过孔进行Fanout设计,通常将BGA外围前两排焊盘通过走线引出至BGA外部。 第三排开始通过过孔就近fanout。 AM335X Fanout情况如图23-7所示。

总线

图23-7 AM335X Fanout示意

a、去耦电容处理

芯片的电源管脚需要放置足够的去耦电容,推荐采用0402封装0.1mF的陶瓷电容,其在20~300 MHz 范围非常有效。

去耦电容的处理规则如下:电容尽可能靠近电源管脚。 芯片上的电源、地引出线从焊盘引出后就近打VIA接电源、地平面。 线宽尽量做到8~12mil(视芯片的焊盘宽度而定,通常要小于焊盘宽度20%或以上)。 电容则放置在过孔与过孔之间的间隙。 如图23-8所示。

总线

图23-8 去耦电容布局示例

b、晶体处理

晶体谐振器PCB设计要点如下:

(1)时钟电路要尽量靠近相应的IC

(2)晶体谐振器两个信号要适当加宽(通常取10~12mil)

(3)两个电容要靠近晶体放置,并整体靠近相应的IC

(4)为了减小寄生电容,电容的地线扇出线宽要加宽

(5)晶体谐振器底下要铺地铜,并打一些地过孔,充分与地平面相连接,以吸引晶体谐振器幅射的噪声,或者立体包地

图23-9所示是实际使用晶体的PCB布局布线的例子。

总线

图23-9 晶体布局布线示例

(二)SDRAM内存器

本系统采用单颗2Gb容量的DDR3,主电源由PMIC的提供1.5V稳定供电。 DDR3相比DDR和DDR2有更快的速度外,另一个区别就是3代的芯片有REST引脚,ZQ引脚。 还有则是3代的芯片采用了一些新技术,所以有更快的速度更低的功耗,其供电电压为1.5V。

表23-1总结了DDR,DDR2,以及DDR3的一些重要的区别:

表23-1 DDR/DDR2/DDR3工作特性区分

总线

DDR3关键信号处理要点如表23-2所示。

表23-2 DDR3关键信号处理要点

总线

其 Fanout和布线等长情况如图23-10所示。

总线

图23-10 DDR3 Fanout示意

(三)PMIC

5V电源连接器直接供给AM335x系列配套的电源管理芯片TPS65217C,TPS65217C产生各路电源提供给CPU、DDR等设备。 PMIC输出的各路电源通过底板上的LED显示TPS65217C是否工作正常。 AM335x通过I2C0来控制TPS65217C。 如图23-11为TPS65217C管脚排序。

总线

图23-11 TPS65217C管脚排序

其外部电源供电管脚分配,如表14-3所示。

表14-3 TPS65217C电源处理

总线

PMIC在布局时要注意预留出芯片电源输出大电感的位置,因为此处是PMIC输出的大电流,大电流示意如图23-12所示。 大电感通常放置在Top层,同时需要将PMIC的20,23,31管脚到大电感采用铜皮连接。 另外,PMIC输入管脚的滤波电容全部放置在Bottom层靠近输入管脚附近。 如图23-13所示。

总线

图23-12 PMIC 大电流示例

总线

图23-13 PMIC 布局布线示例

PMIC的19,24,29管脚为电压采样信号,需要单独接到输出端的末端,即输出滤波电容打孔的位置,如图23-14所示。

总线

图23-14 电压采样走线示例

第4层电源平面划分如图23-15所示:

总线

图23-15 第4层电源平面划分

第五层电源平面划分如图23-16所示:

总线

图23-16 第5层电源平面划分

(四)SD/MMC0

AM335x通过MMC0端口连接到Micro SD 卡槽。 表14-4为Micro SD 卡槽信号分配表和PCB设计原则。

总线

(五)USB信号

USB设计要点如下:

(1)TVS器件必须靠近插座放置,在PCB设计时要大面积接地

(2)布局保证信号流经TVS后再到共模电源

(3)差分线特性阻抗为90W,等长误差为5mil

(4)两组差分线之间的间距保持4w,并与其他信号或灌铜的间距也要保证4w,如图23-17所示。

总线

图23-17 USB布线间距

(5)优先邻近接地平面走线

USB PCB设计实例如图23-18所示。

总线

图23-18 USB PCB设计实例

(七)JTAG调试接口

开发板提供了14 pin的JTAG调试接口,信号直接与AM335x连接,让开发人员能通过JTAG口直接调试程序。

总线

(八)LCD外扩接口

LCD外扩接口支持24bit RGB信号,带有触摸控制信号外接,以及可通过I2C对外接LCD屏进行控制配置。

总线

(九)网口与音频外扩接口

AM335x的RGMII和音频接口通过板对板接口外接到另一块功能板上,用户可以根据需求决定是否需要或者需要的哪种功能的板(如百兆网卡or千兆网卡)。

总线

(十)GPMC总线、SPI、McASP总线、串口

核心板通过2个50 Pin板对板连接器对GPMC总线、SPI、McASP总线、串口的扩展,用户可配合对应的功能板进行这类接口的调试。 在PCB布线时,注意将同一类型的信号线采用同组同层的布线方式,并且要与其他信号保证至少3w的间距。

审核编辑:汤梓红

打开APP阅读更多精彩内容
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉

全部0条评论

快来发表一下你的评论吧 !

×
20
完善资料,
赚取积分