CML耦合方式介绍

描述

CML(Current Mode Logic)电流模式逻辑电路主要靠电流驱动,它的输入与输出的匹配集成在芯片内部,基本不需要外部端接,从而使单板硬件设计更简单、更简洁。被广泛应用于网络物理层的传输和高速Serdes器件。

速度更高,CML理论极限速度可达10Gbit/s;

功率更低,

外围更简单,几乎不需要外围器件

CML

1、CML输入输出结构

CML 接口的输出电路形式是一个差分对,该差分对的集电极电阻为50Ω,恒流源典型值为16mA。

CML

CML输入与输出接口拓扑

2、CML输出波形

DC耦合时,CML 输出负载为一50Ω上拉电阻,单端CML 输出信号的摆幅为Vcc~Vcc-0.4V。

CML

AC耦合时,CML 输出负载经过电容后经过50Ω上拉电阻,单端CML 输出信号的摆幅为Vcc-0.2~Vcc-0.6V。

CML

3、CML耦合方式

如果接收器有内置匹配(上拉50Ω电阻)与发送器采用不同的电源用交流耦合方式。

CML

如果接收器有内置匹配(上拉50Ω电阻)与发送器采用相同的电源用直流耦合方式。

CML

打开APP阅读更多精彩内容
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉

全部0条评论

快来发表一下你的评论吧 !

×
20
完善资料,
赚取积分