上拉电阻和下拉电阻作用、区别和应用

一、上下拉电阻介绍

  上拉电阻：将一个不确定的信号，通过一个电阻与电源VCC相连，固定在高电平。作用：上拉是对器件注入电流；灌电流；当一个接有上拉电阻的IO端口设置为输入状态时，它的常态为高电平。
  下拉电阻：将一个不确定的信号，通过一个电阻与地GND相连，固定在低电平。作用：下拉是从器件输出电流；拉电流。当一个接有下拉电阻的IO端口设置为输入状态时，它的常态为低电平。
  上拉电阻和下拉电阻2者共同的作用是：避免电压的“悬浮”，造成电路的不稳定。
  上拉（Pull Up ）或下拉（Pull Down）电阻（两者统称为“拉电阻”）最基本的作用是：将状态不确定的信号线通过一个电阻将其箝位至高电平（上拉）或低电平（下拉）。无论它的具体用法如何，这个基本的作用都是相同的，只是在不同应用场合中会对电阻的阻值要求有所不同，从而也引出了诸多新的概念。

二、上下拉电阻作用

1、提高驱动能力

  例如，用单片机输出高电平，但由于后续电路的影响，输出的高电平不高，就是达不到VCC，影响电路工作，所以要接上拉电阻。下拉电阻情况相反，让单片机引脚输出低电平，结果由于后续电路影响输出的低电平达不到GND，所以接个下拉电阻。

2、钳位

  上拉就是将不确定的信号通过一个电阻钳位在高电平，电阻同时起限流作用。下拉同理，也是将不确定的信号通过一个电阻钳位在低电平。在单片机引脚电平不定的时候，让后面有一个稳定的电平。
  例如，如果你连接的单片机在上电以后，单片机引脚是输入引脚而不是输出引脚，那这时候的单片机电平也是不定的，下拉电阻的作用就是如果前面的单片机引脚电平不定的话，强制让电平保持在低电平。

3、 提高输出的高电平值

  例如，当TTL电路驱动CMOS电路时，如果电路输出的高电平低于CMOS电路的最低高电平（一般为3.5V），这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。

4、 其它作用

  1、提高总线的抗电磁干扰能力，管脚悬空就比较容易接受外界的电磁干扰；
  2、长线传输中电阻不匹配容易引起反射波干扰，加上、下拉电阻是电阻匹配，有效的抑制反射波干扰。
  3、如果电平用OC（集电极开路，TTL）或OD（漏极开路，CMOS）输出，那么不用上拉电阻是不能工作的，这个很容易理解，管子没有电源就不能输出高电平了。

三、上下拉电阻比较

  需要注意的是，上拉电阻太大会引起输出电平的延迟。（RC延时）一般CMOS门电路输出不能悬空，都是接上拉电阻设定成高电平。
  下拉电阻：和上拉电阻的原理差不多，只是拉到GND去而已。下拉电阻一般用于设定低电平或者是阻抗匹配。
  上拉是对器件输入电流，下拉是输出电流；上拉用来增大电流，下拉电阻是用来吸收电流。

四、上下拉电阻选用原则

  上拉电阻阻值的选择原则包括:
  1、从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小。
  2、从确保足够的驱动电流考虑应当足够小；电阻小，电流大。
  3、对于高速电路，过大的上拉电阻可能边沿变平缓。
  综合考虑以上三点,通常在1k到10k之间选取。对下拉电阻也有类似道理。
  4、低功耗状态 上拉下拉使用注意;带上拉或者下拉的IO口，在低功耗状态，或者配置使用的常态时，应根据IO口的状态进行相关的设置。
  如果IO口没有做好处理的话，它就会在暗地里偷走功耗。一般的IO的内部或者外部都会有上下拉电阻，举个例子，假如某个IO口有个10KΩ的上拉电阻，把引脚拉到3.3V，然而当MCU进入低功耗模式的时候，此IO口被设置成输出低电平，根据欧姆定律，此引脚就会消耗3.3V/10K=0.33mA的电流，假如有四、五个这样的IO口，那么几个mA就会被损耗。所以在进入低功耗之前，要逐个检查IO口的状态：
  如果此IO口带上拉，请设置为高电平输出或者高阻态输入;
  如果此IO口带下拉，请设置为低电平输出或者高阻态输入;
  总之一句话，不要把上好的电流浪费在产生热量的功能上。
  IO口上拉与下拉电平与IC间的连接造成的相应功耗的损失
  IO口的上下拉电阻消耗电流这一因素相对比较明显，下边咱来说一个不明显的因素：IO口与外部IC相连时的电流消耗。假如某个IO口自带上拉，而此与IO相连的IC引脚偏偏是自带下拉的，那么无论这个引脚处于什么样的电平输出，都不可避免的产生一定的电流消耗。所以凡是遇见这一类的情况，首先需要阅读外设IC的手册，确定好此引脚的的状态，做到心中有数；然后在控制MCU睡眠之前，设置好MCU的IO口的上下拉模式及输入输出状态，要保证一丝儿电流都不要被它消耗掉。

文章出处：【微信公众号：爱搞研究的阿灿】欢迎添加关注！文章转载请注明出处。