核芯互联高性能通用时钟发生器CLG5908概述

CLG5908是一颗高性能的任意频率任意输出格式通用时钟发生器，可以支持1~750M任意频点输出，频率精度 < 0.001 PPM，并且jitter性能优越，通常模式下RMS jitter<200fs，同时支持Down-Spread和Center-Spread SSC，可以支持PCIe Gen 1.0/2.0/3.0/4.0/5.0/6.0。可以广泛应用在网络通信、服务器、数据中心、视频接口、工业、汽车等各个领域。CLG5908硬件上可以完全兼容5P49V5908和5P49V6908，并且提供更为优异的性能，功能上可以兼容Si5332。

40MHz XTAL, measured with OUT2=625MHz

与同类产品对比：

CLG5908已经可以提供样品和开发板，欢迎联系对口销售。

 

 

1概述

1.1特点

1、片上集成1个Fractional-N PLL和4个FOD  (Fractional Output Divider)；

2、PLL集成XTAL OSC（支持8~100MHz晶振，片上集成XTAL Load Cap, 同时支持8~400MHz外灌时钟），PLL集成5~6GHz LC-VCO以及8-bit DTC；

3、四通道FOD都单独可配；每个FOD支持3种模式：整数分频模式、小数分频模式和SSC模式。其中SSC同时支持Down-Spread（ 0~-5%）和Center-Spread（2.5%~2.5%）, 调制频率20~66.7kHz任意可配。SSC可与整数分频和小数分频模式配合使用。

4、4个通道输出对应4个FOD，其中通道3输出为8路LP_HCSL，另外3个通道的输出可以选择为LVDS/LVEPCL/HCSL/CML/LVCMOS中的任意一种：这其中差分输出最高频率可达750MHz，单端输出可达250MHz；此外还有通道0，可以输出单端时钟（LVCMOS)，频率为参考时钟频率；

5、可以产生1~750MHz任意频点输出，频率精度 < 0.001 PPM,并且jitter性能优越：PLL小数模式+FOD小数模式， RMS jitter<300fs；通常模式下，RMS jitter<200fs；小数模式下fractional spur<-60dBm；

6、PLL和Core电路均工作在1.8V电压；

7、IO 电路的工作电压1.8/2.5/3.3V可配；

8、片上集成4块OTP，配置完成之后可以选择从任意一个OTP启动芯片；也可以选择从I2C启动。OTP可以支持出厂烧写。

9、支持0xD0或0xD4双I2C地址；

10、工作在-40℃~85℃工业温度范围；

11、6mm x 6mm QFN-48 封装。

1.2   典型应用

交换机、路由器

服务器和数据中心

PCIe 1.0/2.0/3.0/4.0/5.0/6.0设备

小基站

音视频时钟

多用打印设备

处理器和FPGA时钟

MSAN/DSLAM/PON

1 GbE and 10 GbE

2典型性能

2.1  相位噪声和频谱

40MHz XTAL, measured with OUT2=625MHz

25MHz XTAL, measured with OUT2=100MHz

25MHz XTAL, measured with OUT2=156.25MHz

25MHz XTAL, measured with OUT2=312.5MHz

25MHz XTAL, measured with OUT2=625MHz

25MHz XTAL, measured with OUT2=25MHz

2.2   SSC调制

33KHZ调制-0.5%调制深度

2.3 输出波形

25MHz XTAL, measured with OUT2=100MHz,LP-HCSL

25MHz XTAL, measured with OUT2=156.25MHz,traditional HCSL

25MHz XTAL, measured with OUT2=156.25MHz,LVDS

25MHz XTAL, measured with OUT2=250MHz,LP-HCSL

25MHz XTAL, measured with OUT2=650MHz, LVDS

编辑：黄飞