NearStack PCIe高速信息传输新型解决方案

数据中心是现代数字经济的支柱，在支持广泛的商业应用及个人应用方面发挥着关键作用。现代社会产生并传输的数据量持续增长。为此，相关组织正设法提高服务器、网络和存储系统的计算能力和数据传输性能。许多趋势促成了数据的生成、传输和存储出现爆炸式增长，这些趋势包括：物联网(IoT)的普及，云计算、大数据、加密货币、虚拟现实(VR)/增强现实(AR)、远程办公被更多人使用，5G无线网络的推出以及互联网接入更多发展中国家，使得网民数量持续扩大。

随着人们对数据中心容量需求的增加，企业正在寻找最有效的空间利用方法。数据中心开发人员不得不重新考虑如何设计和构建服务器，以应对人们不断增长的计算、网络和存储容量需求的相关挑战。新设计趋向使用尺寸更小、功能更强的新组件。

在下一代数据中心中，一方面存在电力和物理空间紧缺问题，另一方面，为了满足未来互联网的容量需求，还必须增加计算、网络和存储容量。为了解决该矛盾，工程师们必须在服务器设计中采用下一代高密度组件。这些组件不仅要布局紧凑，而且为了确保信号完整性还必须高度可靠和坚固耐用。

高速信息传输方面的挑战

在为未来数据中心设计尺寸更小、更坚固的连接器和布线组件方面，存在一些工程设计挑战，其中就包括设计高速信号路径。这些与信号完整性(SI)相关的挑战很多，并以各种方式对数据速率的提升和数据的可靠传输产生重大影响。在信号完整性和整体电路布局方面，工程师必须考虑一些更关键的因素，包括：

关键因素

串扰

串扰是指能量从一条信号路径转移到另一条信号路径的无用能量传输，它会导致信号失真并降低系统的整体性能。

噪音

噪声是任何可能干扰数据传输的外来信号。它可以由各种来源引入，包括外部来源(如电磁干扰(EMI)等)和内部来源(如开关噪声等)。

信号损失

信号损失是指信号在通过传输介质时的性能下降。导致这种损耗的包括阻抗不匹配和传输线效应。

阻抗不匹配

阻抗不匹配是指信号路径中两点之间的阻抗差。阻抗不匹配会导致信号反射并降低系统的整体性能。从历史上看，相互插接的连接器组件若阻抗不匹配，则往往比PCB本身更容易形成更高频率的信号反射源。

传输线效应

传输线效应是指信号如何通过传输介质传播。高速信号的传输可能会受到趋肤效应、介电损耗和相位延迟等因素的干扰。这些影响会导致信号失真，并降低系统在延迟方面的整体性能。

配电

高速信号需要稳定的电源才能正常工作。工程师必须设计能够为高速信号提供稳定电力而不会引入噪声或其它中断的配电系统。

热管理

高速信号会产生大量热量，这对管理来说是个挑战。工程师必须设计能够有效散热的系统，以防止元器件过热并确保系统的长期可靠性。

精心设计和制造的连接器和接线组件，对于最大限度地减少负面因素的出现至关重要。但是，在选择正确的连接器和接线组件时，还必须考虑其它变量。工程师在布线组件方面首先考虑以上必要事宜是有帮助的。

差分线对与单端信号

在差分信号中，两个信号线(一对)通过一个通道同时传输，一个信号携带数据，另一个信号携带数据的逆向信号，也叫补码。接收器比较两个信号以提取原始数据。差分信号比单端信号更能抵抗噪声和干扰，因为噪声或干扰对两个信号的影响相同，接收器可以将两个信号相抵以消除噪声。

在单端信号中，只有一个信号线携带数据，信道的另一端是一个公共接地或参考电位。单端信号比差分信号更直接和更常见，但它更容易受到噪声和干扰的影响，因为无互补信号的保护。

差分和单端信号都可用于各种应用场合，包括数字和模拟电路以及各种信号频率和传输距离的场合。两者之间的选择取决于系统的具体要求和限制条件，例如对噪声和干扰的敏感性、硬件的复杂性和成本，以及所需的信号质量和速度。为了在整体设计中实现高性能，电气方面的考虑只是其中一部分考虑。系统组件还应符合普遍采用的质量规约。PCI Express(PCIe)是满足此要求的绝佳选择。

下一代PCIe

PCIe(Peripheral ComponentInterconnect Express的缩写)是一种高速计算机扩展总线标准，它将计算机连接到一个或多个外围设备。英特尔在2004年开发了PCIe，以替代旧的PCI(外围组件互连)和AGP(加速图形端口)标准。

PCIe的主要优势之一是其数据传输速率比旧的PCI和AGP标准高得多。这使其适用于高带宽设备，如显卡和固态驱动器。除了数据传输速率高外，PCIe还支持热插拔，允许在不关闭系统的情况下向系统添加或删除设备。这对于服务器来说特别有用，因为服务器需要能够在设备仍在运行时添加和删除设备。

2019年，PCIe的第5代标准发布。第5代PCIe的一些主要功能包括：

数据传输速率高达32GT/s(每秒传输千兆比特数据)，大约是PCIe Gen 4数据传输速率的两倍，是PCIe Gen 3数据传输速率的4倍；

改进了信号完整性和抗干扰性，这要归功于许多设计革新，包括使用低损耗材料、改进型均衡技术和增强的信噪比；

采用了多项电源管理增强功能，提高了电源效率，包括采用低功耗状态和更高效的信号编码方案；

增强了互操作性，这得益于他们改进了与前几代PCIe标准的向后兼容性。

PCIe Gen 5预计将被广泛应用，包括应用于高性能计算、数据中心、网络、存储和消费电子产品。此外，它在数据传输速率高和延迟低的关键应用场合中具有优势，例如在高速存储系统和实时数据处理应用场合中。第5代规范还对信号速度(32Gbps NRZ(不归零制))和引脚数量提出了严格的要求。

Molex莫仕走在了该领域的前列，并随时准备通过其NearStack技术来帮助工程师应对在设计下一代网络和存储设备的挑战。通过将工程和制造专业技术与PCIe Gen 5规范的优势相结合，Molex莫仕将性能强大且坚固耐用的连接器和电缆组件推向市场。这些组件旨在满足未来数据中心的计算、联网和存储需求。

NearStack:通过科技创新应对业务挑战

Molex莫仕的NearStackPCIe连接器(以下简称为NS PCIe)系统产品和电缆跳线组件是一系列高密度结构的互连产品，旨在满足当今数据中心不断增长的需求。

NSPCIe专注于快速可靠地将数据从A点移动到B点，同时管理好成本、减少插入损耗和信号延迟并提高信号完整性。它由连接器和电缆组件组成，两者都针对高速数据环境进行了优化。连接器和电缆组件具有72个引脚，电缆组件提供各种配置。NS PCIe电缆使用有阻抗控制功能的差分线对(双同轴)，类似于同轴电缆，但有两根导体。电缆组件旨在提供低信号损耗和最小串扰，确保高速可靠的数据传输。

NS PCIe连接方案的主要优点之一是其高密度设计。连接器和电缆组件设计得尽可能小而紧凑，因此在给定的PCB区域放置更多的连接器。此外，NS PCIe具有较低的插配高度。这使得它非常适合在服务器主板环境等拥挤的PCB环境中使用，在这些环境中空间非常宝贵。除了连接服务器组件，NS PCIe连接方案还可以用于连接存储设备硬件、高性能计算硬件和加速器硬件(超详细图形、机器学习等)。

NS PCIe连接方案还有其它几项优点：

1

该方案灵活且可扩展到下一代应用中，这使其易于适应不断变化的业务需求。

2

NS PCIe方案易于安装，且需要的维护量极少，对于希望降低It成本的企业来说很有吸引力。

3

该方案可靠性高，故障率低，使用寿命长，是关键任务应用场合的绝佳选择。

如前所述，阻抗不匹配导致的信号损失是工程师在设计高速信号路径时面临的挑战之一。为了解决这个问题，NS PCIe提供了一个解决方案。当使用互操作性卡片机电(CEM)插槽时，PCIe Gen 5规范要求PCB路由的阻抗为85欧姆。为此，NS PCIe使用的电缆组件和连接器提供了85欧姆阻抗，目的是减少信号路径上的回波损耗。

除了用于连接数据中心相关的网络、存储和服务器外，NS PCIe所支持的可靠、高速数据传输还可用于电信等其它场合。在深入研究Molex莫仕的NearStack PCIe技术之前，最好先退后一步，研究一下在构建高速连接器和布线组件方面所面临的挑战。

A到B点：NearStack PCIe电线结构

为了解决差分线对和单端信号的信号完整性问题，NS PCIe电缆跳线组件利用30 AWG双同轴线(Twinax)和34 AWG边带线。Twinax是一种专用于高速数据传输应用场合的电缆。它是由两条平行的相互绝缘的铜线组成，外面由绝缘层包裹，在最外层有两个接地导体。它们以高性能、低成本和易于安装而闻名。

NearStack PCIe电缆组件有多种长度可供选择，以满足不同应用场合的需求。NearStackPCIe应用中使用的双同轴电缆组件均采用内部屏蔽，以最大限度地减少差分线对之间的串扰。双轴电缆的主要优点之一是它们能够以低信号损失和最小串扰高速可靠地传输数据。因此非常适合用于需要高数据传输速率和高可靠性的高速网络和存储应用场合。

双轴电缆还以其柔韧性和耐用性而闻名。它们能耐受弯曲和扭曲效应的影响，可以经受恶劣环境的严酷考验。

除电线之外的其他挑战

信号，是数据的电气表示，信号必须从A点到达B点才能实现传输目的。这意味着信号必须穿过电缆解决方案中的电线。该路径是通过连接器贯通的。PCB连接器本身采用立式插配。NS PCIe配接的电缆有3种出线形式：卧式(R/A)、倾斜式和立式，这是指电线离开塑壳的插配轴时的出线方式。高速信号通常需要专门的连接器件，以保持信号完整性并防止电磁信号等外部因素的干扰。历史上，PCB被用作电线到连接器之间的连接中介。电缆组件内的该PCB被称为“桨卡”。

虽然桨卡有助于简化连接器的结构，但它们可能会对整个连接器封装构成密度限制，且在PCIe Gen 5速率下，可能会对端到端信号完整性产生负面影响。在理想情况下，连接器只会对信号传播造成延迟，但设计不佳的连接器也会因为影响定时(抖动：两个逻辑状态之间的过渡定时变化，可导致数据传输和解释的错误)和幅度(噪声)而对信号造成负面影响。NS PCIe采用直接接触式焊接端接，电线被直接焊接到信号触点上，因此无需桨卡。这种专门针对NearStack电缆的直接接触设计元素是内部电缆结构和制造的真正革命。

从制造角度来看，若在自动化装配中不采用桨卡，则可进行高度可重复性装配，有助于获得更可预测的信号完整性(SI)结果。此外，取消桨卡不仅有助于降低技术风险，而且还消除了与桨卡本身的设计和制造相关的成本和进度障碍。

点击下方视频，了解有关NearStack PCIe解决方案的更多信息。

Molex莫仕的NS PCIe产品系列包括3种类型的组件：

01. NearStackPCIe PCB插头

02. 带拉片的NearStackPCIe电缆组件(可提供卧式、倾斜式和立式出线)

03. 带插销的NearStackPCIe电缆组件(可提供卧式、倾斜式和立式出线)

其它值得注意的机械特性包括：

电缆连接器上的一体化金属插销与PCB连接器的金属笼罩啮合，在对配时形成牢固的强制锁定。

提供立式、弯角式和卧式出线的电缆组件。系统设计人员因此可以更灵活地设计电缆布线。

借助插头上的金属护罩，可获得强制锁定接口，实现焊尾附接和牢固可靠的电路板抓握。

信号引脚受到保护，可避免因角度高达6度的铲式对配(插配时未对准)而造成故障。

在NearStack PCIe制造方面的考虑

Molex莫仕的NearStackPCIe技术为应用场合提供可靠连接，可轻松融入客户设计。在开发之初，NS PCIe连接器系列产品和电缆跳线组件就专门依照PCIe标准而设计，并结合了相关设计元素，以满足引脚排列、互连和信号完整性方面的要求。

NearStack电缆插座上采用独特的弯曲横梁接触界面，因此在回流焊过程中不可能出现横梁松弛。这意味着PCB损坏的风险降低，而损坏PCB的修复可能是困难和昂贵的。

Molex莫仕NearStackPCIe连接器装在带卷包装内，带有取放帽，可无缝融入到标准的PCB组装工艺和工具中。因此，客户可以开发经济划算的解决方案，返工需求更少。

直接接触式(DTC)双轴端接将双轴电缆的两个导体直接端接到电缆信号的片座上，而不是端接在桨卡上，这使得电缆和连接器之间的连接更加直接和安全，从而提高了信号完整性。因为无需使用特殊的工具或设备，连接器的安装也相对容易。

Molex莫仕的优势

随着未来数字化和互联化趋势的增强，物联网不断发展，并大量采用互联网新兴技术，如加密货币和AR/VR正在成为主流。数据中心成为未来的支柱。我们客户的任务是为其终端用户实现新一代cpu的全部功能，这就需要增加服务器和存储硬件之间的连通性。NearStack PCIe连接器的设计考虑到了结构密度问题，可最大限度节省占用空间并实现布线的灵活性。此外，薄型设计最大限度地减少了连接器对系统热性能的负面影响。

Molex莫仕在多学科领域拥有丰富的知识和工程经验。它不仅是值得信赖的技术合作伙伴，还是可靠的供应商，专注于支持下一代数据中心架构、网络解决方案和存储硬件。Molex莫仕致力于提供包括NearStack PCIe在内的全套的采用灵活配置的产品选项，以满足各种各样的需求。展望未来，连接器是否用于连接PCB、CPU、GPU、NPU或ASIC并不重要。重要的是连接器应提供无缝连接和通信。

对于寻求提高下一代系统性能的服务器硬件制造商来说，Molex莫仕出品的NearStack PCIe连接方案是绝佳的选择。它以紧凑的外形提供快速可靠的数据传输连接，并且易于安装和维护。此外，其高密度设计、可靠性和可扩展性使其成为数据中心和其它空间稀缺应用场合的理想选择。为了使NS PCIe技术能够适应未来即将推出的第6代PCIe规范，Molex莫仕制定了相应的路线图，提供了一条升级路径，使您的服务器应用能够适应下一代数据速率。

编辑：黄飞