电子说
在FPGA开发过程中,我们常常会用到一些IP厂商提供的集成化模块IP,通常情况下,这些IP经过了验证,可通过一系列配置后直接使用。为方便广大FPGA开发者、工程师、高校师生和相关企业做定制化开发,同时提高部分功能模块工作性能,集成的IP通常采用业界比较规范的总线协议,完成功能处理和数据传输。目前,常用的IP基本上均提供AXI4、 AXI4-Lite和 AXI4-Stream接口。
AXI(Advanced eXtensible Interface)是一种总线协议,该协议是ARM公司提出的AMBA(Advanced Microcontroller Bus Architecture)3.0协议中最重要的一部分,是一种面向高性能、高带宽、低延迟的片内总线。2010发布的AMBA4.0包含了AXI的第二个版本AXI4。
AXI4包含3种类型的接口:
(1)AXI4:主要面向高性能地址映射通信的需求;
(2)AXI4-Lite:是一个轻量级的,适用于吞吐量较小的地址映射通信总线;
(3)AXI4-Stream:面向高速流数据传输。
其中,AXI4和AXI4-Lite在Block Design中常用,AXI4-Stream常用作IP接口。
AXI4协议的优势:
(1)高效:通过标准化的AXI接口,开发者只需要学习一种IP核的通讯协议即可;
( 2)易用:针对具体应用提供合适的接口协议。
AXI4:面向地址映射的接口,在单地址传输的情况下最大允许256个时钟周期的数据突发长度;
AXI4-Lite:一个轻量级的地址映射单次传输接口,占用较少的资源;
AXI4-Stream:去掉了地址传输的功能,允许无限制的数据突发传输,无需考虑地址映射。
(3)易得:标准化的AXI接口协议资源,不仅可以在xilinx官网上获得,也可以在全球范围内ARM的所有合作伙伴处获得。
大量的IP Core支持AXI4协议;
大量的第三方AXI工具可提供多样的系统开发、验证和功能定制。
下面对AMBA协议规范中的AXI4、 AXI4-Lite和 AXI4-Stream进行解析。
全部0条评论
快来发表一下你的评论吧 !