列举一下有趣的Systemverilog数组约束示例

电子说

1.3w人已加入

描述

我们在工作中常常会针对数组施加各式的约束,下面列举一下有趣的Systemverilog数组约束示例:

1、如何约束动态数组的最后一个元素为特定值。(事先不知道数组的大小)

 

rand int some_dynamic_array[];
constraint last_elem_c {
  some_dynamic_array[some_dynamic_array.size() - 1] == 5;
}
上面是最先想到的写法,但是会报错,因为SV约束语法不允许使用size()或任何其他随机值作为索引。所以只能修改代码:
constraint last_elem_c {
  foreach(some_dynamic_array[i])
    if (i == some_dynamic_array.size() - 1)
      some_dynamic_array[i] == 5;
}
2、约束数组中必须包含一个特定的值2。
constraint contains_c {
  2 inside { some_dynamic_array };
}
相反,如果我们约束数组中不包含值2呢?  
constraint not_contains_c {
  !(2 inside { some_dynamic_array });
}
3、约束数组中每个值都是唯一的。
constraint all_elems_unique_c {
  unique { some_dynamic_array };
}
这个约束非常简短高效,等价于下面这段冗长的代码:
constraint all_elems_unique_c {
  foreach (some_dynamic_array[i])
    foreach (some_dynamic_array[j])
      if (i != j)
        some_dynamic_array[i] != some_dynamic_array[j];
}
上面这段代码虽然冗长,确是我们开发数组约束的一个通用框架。 4、约束2个数组相等。如果数组是packed可以直接使用==,如果数组是unpacked,则不行。 packed array约束:
rand bit[9:0][3:0] some_packed_array, some_other_packed_array;


constraint packed_arrays_equal_c {
  some_packed_array == some_other_packed_array;
}
unpacked array约束:
rand bit[3:0] some_unpacked_array[10], some_other_unpacked_array[10];


constraint unpacked_arrays_equal_c {
  foreach (some_other_unpacked_array[i])
    some_other_unpacked_array[i] == some_unpacked_array[i];
}
 

 



审核编辑:刘清

打开APP阅读更多精彩内容
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉

全部0条评论

快来发表一下你的评论吧 !

×
20
完善资料,
赚取积分