Multi-scaler的裸机测试流程

Hack电子 2023-05-19 1170

描述

作者：AMD intern Zhang Guanghao

文章来源：AMD Xilinx开发者社区

01 IP的介绍

Multi-Scaler是一个用于图像缩放的视频处理IP核，支持最多8路输出，使用Memory接口，从源缓冲区读取图像，在H和V域进行缩放后写入到目的缓冲区，源端的缓地址和目的端缓存地址可以动态的更改，输出完成之后会产生一个中断信号。 IP的配置界面如图：

Xilinx

02 裸机测试

此示例提供了一个Multi-Scaler的典型用法，测试程序将在缩放前读取目的缓冲区，然后将指定图像写入源缓冲区，并且将用户提供的参数载入到硬件寄存器中并启动IP。Multi-Scaler读取源缓冲区的图像进行缩放后写入目的缓冲区，当所有的输出都完成后Multi-Scaler会产生一个中断信号，这会调用中断处理程序去读取目的缓冲区的内容并验证数据是否正确。
此示例支持的平台如图所示：

Xilinx

首先建立一个工程，这个工程用来打开example工程，这里我使用ZCU102评估版。

Xilinx

建立好工程后创建一个block design，添加Multi-Scaler IP。
Xilinx
右击Multi-Scaler IP，选择Open IP Example Design
Xilinx

选择Example工程的路径和例化名称，Vivado会自动生成一个新的工程

Xilinx
打开后的Example工程如图所示

Xilinx
直接进行综合、实现、生成bit流文件，这个过程会花费大量时间。

Xilinx
成功后导出包含bit流的hardware

Xilinx

到此硬件部分已经完成，打开Vitis进行软件部分的设计，选择工作路径。

Xilinx

建立一个Platform工程

Xilinx

填写工程名称后选择刚才生成的XSA文件，vitis会解析我们的硬件文件。

Xilinx

完成工程的创建后，右击platform工程，点击build project。

Xilinx

Build成功后再新建一个application project

Xilinx
这里的platform选择我们刚才生成的platform工程

Xilinx

Next后输入工程名称，一直Next，直到最后选择模板的页面，选择空的C模板。

Xilinx

之后需要插入XILINX提供的测试代码，测试代码的路径在
//data/embeddedsw/XilinxProcessorIPLib/drivers/v_multi_scaler_v1_2/examples/

Install_directory即为XILINX工具的安装路径，release是版本号。比如我在windows下的路径就是：D:\xilinx\Vitis\2022.2\data\embeddedsw\XilinxProcessorIPLib\drivers\v_multi_scaler_v1_2

将这个.c文件复制到vitis工程路径下，vitis会在工程中自动识别到

Xilinx
或者右击src插入，选择此文件。