FPGA设计：4位计数器代码及仿真程序

    大家好！今天给大家分享的是4位计数器的代码以及仿真程序。 

   

4位计数器代码：

 

module count4(out,reset,clk);
output [3:0] out;
input reset,clk;
reg [3:0] out;
always @( posedge clk)
begin
if (reset) out<=0; // 同步复位
else out<=out+1; // 计数
end
endmodule

 

4位计数器的仿真程序：

 

`timescale 1ns/1ns
`include " count4.v "
module coun4_tp;
reg clk,reset; // 测试输入信号定义为 reg 型
wire [3:0] out; // 测试输出信号定义为 wire 型
parameter DELY=100;
count4 mycount(out,reset,clk); // 调用测试对象
always #(DELY/2) clk = ~clk; // 产生时钟波形
initial
begin // 激励信号定义
clk =0; reset=0;
#DELY reset=1;
#DELY reset=0;
#(DELY*20) $finish;
end
// 定义结果显示格式
initial $monitor($time,,,"clk=%d reset=%d out=%d", clk, reset,out);
endmodule

 

modelsim仿真结果：

   

　　审核编辑：汤梓红