硬件测试-噪声的测试分析（1）

1、 概述

随着超大规模集成电路的发展，芯片工作电压越来越低，而工作速度越来越快，功耗越来越大。芯片内部成千上万个晶体管组成的门电路、组合逻辑、寄存器以及其他逻辑功能电路，芯片外部电源引脚提供给内部晶体管一个公共的工供电节点，因此内部晶体管状态的转换会引起电源噪声在芯片内部的传递，从而影响芯片的正常工作。除了对芯片本身工作状态产生影响外，电源噪声会影响晶振、锁相环的抖动特性等，产生其他电磁干扰的问题。

2、 噪声来源

第一，稳压稳压电源芯片本身的输出并不是恒定的，会有一定的波纹。 这是由稳压芯片自身决定的，一旦选好了稳压电源芯片，对这部分噪声我们只能接受，无法控制。稳压电源大体分为线性电源和开关电源两种。线性电源（LDO）通常具有很好的输出纹波特性，电源本身输出噪声低，供电稳定，但是输出功率不大，转换效率低。开关电源（DC-DC）可以输出很大的电流，转换效率高，但是通常输出纹波较大。

第二，稳压电源无法实时响应负载对于电流需求的快速变化。 稳压电源芯片通过感知其输出电压的变化，调整其输出电流，从而把输出电压调整回额定输出值。多数常用的稳压源调整电压的时间在毫秒到微秒量级。因此，对于负载电流变化频率在直流到几百KHz之间时，稳压源可以很好的做出调整，保持输出电压的稳定。当负载瞬态电流变化频率超出这一范围时，稳压源的电压输出会出现跌落，从而产生电源噪声。现在，微处理器的内核及外设的时钟频率已经超过了600兆赫兹，内部晶体管电平转换时间下降到800皮秒以下。这要求电源分配系统必须在直流到1GHz范围内都能快速响应负载电流的变化，但现有稳压电源芯片不可能满足这一苛刻要求。我们只能用其他方法补偿稳压源这一不足，比如电源去耦方法。

第三，负载瞬态电流在电源路径阻抗和地路径阻抗上产生的压降。 PCB板上任何电气路径不可避免的会存在阻抗，不论是完整的电源平面还是电源引线。对于多层板，通常提供一个完整的电源平面和地平面，稳压电源输出首先接入电源平面，供电电流流经电源平面，到达负载电源引脚。地路径和电源路径类似，只不过电流路径变成了地平面。完整平面的阻抗很低，但确实存在。如果不使用平面而使用引线，那么路径上的阻抗会更高。另外，引脚及焊盘本身也会有寄生电感存在，瞬态电流流经此路径必然产生压降，因此负载芯片电源引脚处的电压会随着瞬态电流的变化而波动，这就是阻抗产生的电源噪声。在电源路径表现为负载芯片电源引脚处的电压轨道塌陷，在地路径表现为负载芯片地引脚处的电位和参考地电位不同。

电源纹波和电源噪声是一个比较容易混淆的概念，如下图所示，蓝色标注为

电源纹波，红色标注为电源噪声。电源纹波的频率为开关频率的基波和谐波，而

噪声的频率成分高于纹波，是由板上芯片高速I/O的开关切换产生的瞬态电流、

供电网络的寄生电感、电源平面和地平面之间的电磁辐射等诸多因素产生的。因

此，在电源IC输出侧测量电源纹波，而在SINK端（耗电芯片端）测量的是电源噪声。

图：纹波和噪声的区别

3、基本概念

什么是PDN？

电源分配网络又称为电源配送网络，包含了从稳压电源（VRM）到芯片的焊盘，再到返回电流路径上的所有互连。PDN系统主要有以下几部分组成：VRM（电源芯片或电源模块）、PCB上的电容、PCB上的电源和地平面、芯片封装内的电容、封装内的电源和地网络、Die上的电容。对于PCB板级设计来说，尽管不可能得到芯片内PDN系统详细信息，但是并不意味着它不起作用，如何将PCB和芯片内的PDN系统进行联合设计也是难点之一。

图：电源分配系统的构成

电源分配系统在现代电路占有越来越重要的作用，一方面，芯片的开关速度不断提高，高频瞬态电流的需求越来越大。另一方面，芯片的功能不断增加，功能越来越强大，芯片的功耗也随之增加。在高频瞬态电流需求的情况下满足PDN系统的噪声要求，对设计提出了很大的挑战，PDN系统的作用主要包含两个方面：

1） 为负载提供干净的供电电流。

2） 为信号提供低噪声的参考路径（返回路径）

芯片最关心的是其焊盘上的电压，假设从VRM到芯片没有电流流动，那么在这路径上不会有电压降，芯片得到的电压接近于VRM输出电压。如果芯片消耗的是一个恒定直流电流，那么由于PDN系统中的串联电阻存在，该直流电流将在电源分配网络互连上产生压降，通常称为 IR压降 。当芯片上的电流发生波动，电源分配网络上的压降也会随之波动，从而使芯片焊盘上的电压也产生波动。

实际除了串联电阻造成的电阻性阻抗，PDN互连中还包括了感性阻抗和容性阻抗，从片上焊盘看过去的电源分配网络阻抗，通常是一个和频率相关的阻抗，记为Z（f）

图：从VRM到芯片，由于PDN的阻抗造成的压降

当具有一定频谱宽度的波动电流I（f）通过电源分配网络的复阻抗时。电源分配网络上将会产生电压降：

V（f）表示电压，是随频率f变化的函数，I（f）表示芯片消耗电流的频谱，Z（f）表示由芯片焊盘看到的电源分配网络阻抗曲线。

这一压降表示VRM输出的恒定电压芯片是得不到的，在进入芯片前已被改变。芯片焊盘上的电压变化必须小于某一电压噪声误差，比如要求为额定电压的5%。这就要求电源分配网络阻抗必须低于某一阻抗值，即目标阻抗：

VPDN表示电源分配网络上实际的噪声压降（V）;

Vripple表示芯片允许的电压噪声误差（V）;

I（f）表示芯片消耗电流的频谱（A）;

Z PDN （f）表示由芯片看过去的电源分配网络阻抗曲线（Ω）；

Ztarget表示电源分配网络所允许的最大阻抗（Ω）

因此电源分配网络上的轨道塌陷或电压噪声的根本原因在于，流过电源分配网络阻抗的芯片电流导致互连上出现了电压降。要保持芯片供电电压稳定，就需要保持电源分配网络阻抗低于目标阻抗，这就电源分配网络设计中最根本的指导原则

如何理解去耦电容？

为了使负载芯片的供电满足要求，通常会在芯片的周围用很多电容连接到电源平面上，这些电容称为去耦电容。 去耦电路主要有三种功能：①抑制噪声，②暂时供应电流，③形成信号返回通道。 在这三种功能中，第一种功能抑制噪声是针对 IC 电源泄漏的噪声进行过滤，并且切断从外部进入 IC 的噪声。当怀疑噪声从 IC 泄漏时，在 PDN（测量点 A）侧进行测量，当怀疑噪声从外源进入 IC 时，在 IC电源端子（测量点 B）侧进行测量。

去耦电容之所以能够减小电源噪声，可以从多个角度进行解释，下面从储能和阻抗的两个角度进行说明去耦电容减小电源噪声的原理

1、 从储能的角度来理解

带有去耦电容的供电系统可以等效为下图所示的简化结构。我们把电源系统分成电源模块和去耦电容两部分，图中电容代表了所有外加去耦电容的组合，电源模块和去耦电容联合起来共同为AB两点之间的负载芯片供电。

图 去耦电容储能等效电路

当负载电流保持不变，稳态情况下，负载芯片处的电压是恒定的，因而电容两端电压也是恒定的，与负载两端电压一致，流经电容的电流 IC为0，负载电流由电源模块提供，即图中的IO此时电容两端存在电压，因此电容上存储了相当数量的电荷，其电荷数量和电容量有关。

当负载电流发生瞬间变化时，由于负载芯片内部晶体管电平转换速度极快，必须在极短的时间内为负载芯片提供足够的电流。但是稳压电源无法很快响应负载电流的变化，电流I不会马上变化满足负载瞬态电流的要求，因此负载芯片感受到的电压会降低。去耦电容也同时感受到电压变化，对于电容来说电压变化必然产生电流，此时电容对负载放电，电流IC不再为0，要为负载芯片提供电流。根据电容上电压和电流之间的关系∶

理想情况下，只要电容量C足够大，放电并为负载提供瞬态电流只会引起电容两端很小的电压变化，这样就保证了负载芯片电压的变化在容许的范围内。这里，相当于电容预先存储了一部分电能，在负载需要的时候释放出来，即电容是储能元件。储能电容的存在使负载消耗的能量得到快速补充，因此保证了负载两端电压不至于有太大变化，此时电容担负的是局部电源的角色。

从储能角度理解电容容易造成一种错觉，认为电容越大越好。而且容易误导大家认为储能作用发生在低频段，不容易向高频扩展。实际上，去耦电容工作在全频段。我们把一个去耦电容中的一个拿出来进行分析，实际电容的电路模型如下所示，由三部分组成：C+ESR+ESL

假设在低频段，由于低频信号在电感上产生的感抗可以忽略，所以低频段电容的ESL可以近似为0，当负载瞬间需要大电流的时候，电容通过ESR给负载供电，实时性很高，只是ESR消耗了一部分电量。由于频率比较低，所以放电时间（频率的倒数）比较长，所以需要电容的容量大一些来满足长时间放电。

假设我们将频率提高到MHz级别，那么当负载瞬时变化的时候，ESL形成的感抗不容忽视，这个感抗会形成反向电动势阻止电容给负载充电，负载上获得的电流瞬态性能比较差，尽管电容容量很大，但由于ESL较大（一般电容的容量越大，电容本身的ESL也就越大），此时的大容量储能发挥不了作用。实际上，频率较高，电容给负载供电的时间缩短（频率的倒数），也不需要电容有那么大的容量。对于高频，关键的因素是ESL，要降低电容的ESL，选择小封装的小电容，ESL显著降低，这就是为什么我们高频选择小电容的原因，另外走线长度引入的电感也会折算到ESL参数里，所以小电容一定要靠近pin。

2、 从阻抗的角度来理解

从阻抗的角度理解电容退耦，可以给我们设计电源分配系统带来极大的方便。实际上，电源分配系统设计的最根本的原则就是使阻抗最小。最有效的设计方法就是在这个原则指导下产生的。根据上图我们去掉负载芯片，仅观察供电系统本身，如下图所示。从 AB两点向左看过去，稳压电源以及去耦电容组合在一起，可以看成是一个复合的电源系统。对这个复合电源系统的要求是;不论 AB 两点间负载的瞬态电流如何变化，都能保证 AB 两点间的电压保持稳定，即 AB两点间电压变化很小。

我们可以用一个等效电源模型表示上面这个复合的电源系统：

对于这个电路可写出如下等式∶△V= Z·△I

我们的最终设计目标是，不论 AB两点间负载瞬态电流如何变化，都要保持 AB 两点间电压变化范围很小，根据上式，这要求电源系统的阻抗 Z要足够小。电源系统中去耦电容和电源模块是并联关系，对于变化的瞬态电流，由于具有交流特性，去耦电容表现出低阻抗的特性（通交流，阻直流）。从端口看进去对交流成分表现出的阻抗很低。因此从等效的角度出发，可以说去耦电容降低了复合电源系统的阻抗。电源PDN做的就是如何在各个频率段下阻抗尽可能小。理论上，并联无数个电容，电源内阻总可以无限接近于0，从而电源无限接近于恒压源或恒流源。

总结：

综上而言，PCB电容都不是理想电容，而是存在寄生效应的（ESL、ESR）；

PCB电容的阻抗特性在自谐振频率点阻抗最小，低于自谐振频率阻抗呈容性，高于自谐振频率呈感性；

通常容值越小，电容的自谐振频率越高，可用于更高的频率去耦。因为要抑制高频噪声，小电容的回路电感要控制很小，所以需要放置到离电源地管脚很近的位置并合理扇出，多个小电容并联可以降低回路电感；

不同容值的自谐振频率点不同，不同容值的去耦电容并联可以取得更大范围内的频率去耦，在工程上通常用不同数量级容值的电容搭配进行设计去耦方案。