RISC-V未对齐导致问题案例

描述

本文转自公众号,欢迎关注

未对齐导致问题案例 (qq.com)

前言

本文以一个实例,讲解RISC-V未对齐访问导致的问题.

未对齐导致的问题很常见,本文以实例分享调试分析过程。

过程

现象是程序进入了异常中断函数exception()

先分部打端点,结合step单步运行,确认执行哪个函数的哪一句执行后异常。

这里已经确认是rom_usb_uvc.c的984行执行后异常。

在执行异常的语句前打断点

b rom_usb_uvc.c:984

再重新运行到该处

显示汇编界面layout split

嵌入式

stepi按照汇编单步执行

最终确认执行汇编指令

lw a2,0(a1)后异常

嵌入式

查看此时寄存器a1的值。

(gdb) info reg a1
a1             0x28429ddd       675454429

stepi执行完`lw a2,0(a1)``后进入异常处理函数

嵌入式

查看此时mcause寄存器

(gdb) info reg mcause
mcause         0x4      4

<><>.

对应Load address misaligned。正是lw指令寄存器a1间接寻址非WORD对齐地址0x28429ddd导致。

嵌入式

jpeg2usbpacket函数传入的指向缓冲区的指针参数非WORD对齐导致。

所以修改缓冲区按照WORD对齐。


 

 审核编辑:汤梓红

打开APP阅读更多精彩内容
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉

全部0条评论

快来发表一下你的评论吧 !

×
20
完善资料,
赚取积分