核芯互联推出全新20路LP-HCSL差分时钟缓冲器CLB2000

接口/总线/驱动

1139人已加入

描述

高性能的时钟器件是高带宽、高速率、高算力、大模型的基础。核芯互联近日推出面向下一代数据中心应用的超低抖动全新20路LP-HCSL差分时钟缓冲器CLB2000,其业界领先的附加抖动性能远超PCIe Gen 5和PCIe Gen 6的标准。

PCIe Gen3

PCIe Gen3

1简介

高性能的时钟器件是高带宽、高速率、高算力、大模型的基础。核芯互联近日推出面向下一代数据中心应用的超低抖动全新20路LP-HCSL差分时钟缓冲器CLB2000,其业界领先的附加抖动性能远超PCIe Gen 5和PCIe Gen 6的标准。

PCIe Gen3

新推出的CLB2000符合最新的DB2000Q设计规范,可适用于下一代服务器、数据中心、存储设备及其他PCIe应用,且同时满足PCIe Gen1/2/3/4/5/6的规格。

2典型性能

输出时钟偏斜:<50ps;

输出延迟:<3ns;

附加抖动DB2000QL:< 8fs;

附加抖动PCIe Gen 4:< 10fs;

附加抖动PCIe Gen 5:< 5fs;

附加抖动PCIe Gen 6:< 3fs;

符合英特尔DB2000QL规范;

3.3V电源供电;

20路LP-HCSL输出;

支持I2C/SMSBus控制接口;

100M输出波形

PCIe Gen3

100M输入Jitter

PCIe Gen3

100M输出Jitter

PCIe Gen3

3管脚定义

PCIe Gen3

4送样

CLB2000已经开放送样,请广大客户联系对口销售。

PCIe Gen3

 

编辑:黄飞

 

打开APP阅读更多精彩内容
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉

全部0条评论

快来发表一下你的评论吧 !

×
20
完善资料,
赚取积分