多核CPU的SoC缓存一致性设计概述

玄铁C910处理器是同构多核架构，支持双核；（开源版本为双核，预留四核接口），主要特征有：

• 支持各个核心独立下电以及cluster下电；

• 支持1 个AXI4.0 Master 接口，128比特的总线宽度；

• 两级cache结构，哈佛结构L1cache（Icache、Dcache）和共享的L2cache；

• L1cache支持MESI 的一致性协议，L2cache支持MOESI 的一致性协议；

• 支持RISC-V私有中断控制器CLINT 和平台级中断控制器PLIC；

• 支持自定义且接口兼容RISC-V 的多核调试框架；

C910MP 二级高速缓存采用 MOESI 协议维护多个处理器核心数据高速缓存的一致性。MOESI 代表了每个缓存行在数据高速缓存上的 5 个状态,分别是:

• M:表示缓存行仅位于此数据高速缓存中,且被写脏;(UniqueDirty)

• O:表示缓存行可能位于多个数据高速缓存中,且被写脏;(ShareDirty)

• E:表示缓存行仅位于此数据高速缓存中,且是干净的;(UniqueClean)

• S:表示缓存行可能位于多个数据高速缓存中,且是干净的;(ShareClean)

• I:表示缓存行不在该数据高速缓存中。(Invalid)

那么MESI是什么原理？硬件如何维护多核CPU的数据一致性？答案参见知识星球讨论。

　　审核编辑：汤梓红