基于CPLD的IRIG-B码对时方式在继电保护装置中的应用

 

　　时间的精确和统一是变电站自动化系统的最基本要求。只有电力系统中的各种自动化设备(如故障录波器、继电保护装置、RTU微机监控系统等)采用统一的时间基准，在发生事故时，才能根据故障录波数据，以及各开关、断路器动作的先后顺序和准确时间，对事故的原因、过程进行准确分析。统一精确的时间是保证电力系统安全运行，提高运行水平的一个重要措施。全球定位系统(GPS)的出现为实现这些需求提供了可能。

　　基于GPS的对时方式有3种：1)脉冲对时方式;2)串行口对时方式;3)IRIG-B时间编码对时方式。脉冲对时和串行口对时各有优缺点，前者精度高但是无法直接提供时间信息，而后者对时精度比较低。IRIG-B码对时方式兼顾了两者的优点，是一种精度很高并且又含有绝对的精确时间信息的对时方式，采用IRIC-B码对时，就不再需要现场总线的通信报文对时，也不再需要GPS输出大量脉冲节点信号。国家电网公司发布的技术规范中明确要求新投运的需要授时的变电站自动化系统间隔层设备，原则上应采用IRIG-B码(DC)方式实现对时。

　　1 继电保护装置对时方案

　　一个变电站内配置一套时间同步系统，该时间同步系统可由一面或多面时钟装置屏组成。时问同步系统的结构可采用主从式或主备式结构。时间同步系统与被授时的继电保护装置之间采用EIA RS-422/485接口标准来传输IRIG-B(DC)码信号。不同厂家的保护装置仅需具有EIA RS422/485接口的IRIG-B码解码器，即可接入变电站统一对时网络。保护装置内嵌IRIG-B码解码模块，采用图1中的对时模式，即由IRIG-B码解码模块检测出时间信息和对时脉冲，通过串口将时间信息直接下发到各个功能插件。各功能插件都直接从对时模块引入对时脉冲。

　　

 

　　2 IRIG-B码解码模块的硬件设计

　　早期的B码解码设备多采用TTL集成电路与单片机相结合的方法来实现，利用门电路和触发器从编码信号中提取出秒同步信号，而用单片机实现时间信息的解码。目前该方法仍在使用，但该方法存在器件较多，结构复杂，可靠性差、同步精度不高、通用性差、不利于功能扩展等问题。

　　为了解决上述问题，在本设计中，采用CPLD芯片来实现IRIG-B码的解码，采用的是Altera公司的EPM3256。开发仿真软件采用的是MAX+PLUSⅡ，它可以进行原理图编辑和VHDL语言编辑，并支持这些编辑方式的混合设计。在本设计中利用VHDL语言进行底层模块的设计，用原理图进行上层模块的设计。该软件具有门级仿真功能，可以进行功能和时序仿真，并且支持目标程序在线下载。

　　外部接入的IRIG-B编码信号是用RS485电平传输的差分信号，需变换为TTL信号，转换芯片为AD公司的ADM2483，该芯片是带隔离的增强型RS485收发器，有失效保护、短路电流限制、热关断和恢复等功能。外接的5 MHz信号来源于5 MHz的有源晶振。硬件框图如图2所示。

　　

 

　　3 IRIG-B码解码模块的软件设计

　　3.1 IRIG-B码原理

　　IRIG(Inter Range Instrumentation Group)码是美国靶场司令委员会制定的一种时间标准，共有4种并行二进制时间码格式和6种串行二进制时间码格式。其中最常用的是IRIG-B时间码格式。B码可以分为直流(DC)码和交流(AC)码，交流码是1 kHz的正弦波载频对直流码进行幅度调制后形成的;直流码采用脉宽编码方式。每秒1帧，含100个码元，每个码元宽度为10ms。码元有3种，位置标识符的脉宽是8ms(位置标识P0～P9和参考标志Pr)，二进制“1”和“0”的脉宽分别为5 ms和2ms。

　　每帧从参考标志Pr开始，也就是连续两个8 ms脉冲中的第2个8 ms脉冲的前沿开始，分别为Pr，第0，1，…，99码元。在Pr和P5之间是BCD字段，传送的是BCD码格式的时间信息(包含秒、分、时、天4种信息)，低位在前，高位在后;个位在前十位在后。在P5和P8之间是CF字段，实现控制功能，可根据实际使用时的协议制定使用方法，在这里没有用到该字段。在P5和P8之间是SBS字段，是用二进制表示的以秒(s)为单位的时间信息。IRIG-B码的格式如图3所示。

　　

 

　　3.2 IRIG-B码解码方案

　　IRIC-B码解码器的功能框图如图4所示。

　　

 

　　1)分频电路本模块的功能是将5 MHz的时钟信号进行分频处理，输出1 000 Hz和9 600 Hz的信号，为码元检测和识别单元、码元记录单元和异步申行发送单元提供时间基准。为了减少计数器的位数进行了多次分频。

　　2)码元检测和识别单元首先对B码信号进行串并转换。用10个D触发器串联，用1 000Hz的时钟信号作为它们的时钟，这样只有在1 000 Hz的时钟信号的上升沿来的时候才对输入的数据进行输出，其他时候处于保持原来输出不变。串行触发器的输出分别连到10个并行D触发器，由IRIG-B码的上升沿来控制并行D触发器的输出Q9～Q0。当并行D触发器的输出“Q9Q8Q7Q6Q5Q4Q3Q2Q1Q0”为“0011111111”时，对应的码元信息为标识位;同理，“0000011111”对应码元“1”，而“0000000011”对应码元“0”。码元检测原理框图如图5所示。

　　

 

　　3)秒同步脉冲的产生根据码元识别结果，如果连续检测到两个标识位，则第2个标识位就是参考标志Pr，其前沿为秒同步脉冲的起始点。而参考标志Pr后第1个上升沿对应的是秒同步脉冲经过延时10ms的时刻，所以应该在参考标志Pr后第1个上升沿对应时刻再延时990ms来产生秒同步脉冲信号，在产生秒脉冲的同时把记录码元位置信息的计数器A清零。

　　4)码元记录单元码元记录单元根据码元识别结果和码元位置来组合产生时间信息，包括7位秒信息、7位分信息和6位时信息。

　　5)信息处理因为当前解出的时间是上一秒的时间信息。信息处理单元要将解码后的时间加上1 s，同时为便于后续时间信息的传输和处理，要将时间信息转换成BCD码格式。

　　6)异步串行发送异步串行发送模块就是把经过处理后的时间信息通过异步串口发送出去，速率是9 600 bit/s，8位数据位，无校验位，1位停止位。

　　4 结束语

　　IRIC-B码对时有利于简化回路设计，并且能够可靠地提供精确的时间信息，必将在电力系统中得到日益广泛的应用。

　　传统的IRIG-B码解码器大多采用单片机来实现，器件较多，结构复杂，在受到外界干扰的情况下还可能出现死机等故障。而采用CPLD设计的解码器可以大大减少器件的数量、增加解码器的稳定性和应用的灵活性。根据本方案设计出的解码器模块适用于各种电压等级的保护装置，性能可靠稳定，时间信息准确、对时脉冲精度高(误差为几μs)。