MT41K256M16TW-107 IT:P STOCK

MT41K256M16TW-107 IT:P  DRAM 芯片 DDR3L SDRAM 4G-Bit 256M x 16 1.35V 96-Pin F-BGA

 

制造商： 美光

产品类别： 内存、 DRAM IC

安富利制造商零件编号： 80AH8027

 

MT41K256M16TW-107   DDR3 SDRAM 使用双倍数据速率架构来实现高速运行。双倍数据速率架构是一种 8n 预取架构，其接口设计用于在 I/O 引脚上每个时钟周期传输两个数据字。

MT41K256M16TW-107   DDR3 SDRAM 的单个读或写操作实际上由内部 DRAM 内核的单个 8n 位宽、四个时钟周期的数据传输和八个相应的 n 位宽、一个半时钟周期的数据传输组成。 I/O 引脚。差分数据选通（DQS、DQS#）与数据一起从外部传输，用于 DDR3 SDRAM 输入接收器的数据捕获。DQS 与 WRITE 的数据居中对齐。

读取数据由 DDR3 SDRAM 传输并与数据选通沿边缘对齐。DDR3 SDRAM 使用差分时钟（CK 和 CK#）运行。CK 变高和 CK# 变低的交叉点称为 CK 的上升沿。控制、命令和地址信号在 CK 的每个上升沿被寄存。输入数据在 WRITE 前导码后 DQS 的第一个上升沿寄存，输出数据在 READ 前导码后 DQS 的第一个上升沿上参考。

对 DDR3 SDRAM 的读写访问是面向突发的。访问从选定的位置开始，并在编程序列中继续编程数量的位置。访问以注册 ACTIVATE 命令开始，然后是 READ 或 WRITE 命令。与 ACTIVATE 命令同时注册的地址位用于选择要访问的存储体和行。与 READ 或 WRITE 命令同时注册的地址位用于为突发访问选择存储体和起始列位置。

该设备使用 READ 和 WRITE BL8 和 BC4。可以启用自动预充电功能以提供在突发访问结束时启动的自定时行预充电。与标准 DDR SDRAM 一样，DDR3 SDRAM 的流水线、多组架构允许并发操作，从而提供高带宽 b 隐藏行预充电和激活时间。提供自刷新模式以及省电、掉电模式。

MT41K256M16TW-107  主要特点

• VDD = VDDQ = +1.35V（1.283V 至 1.45V）
• 向后兼容 VDD = VDDQ = 1.5V ±0.075V
• 差分双向数据选通
• 8n 位预取架构
• 差分时钟输入（CK、CK#）
• 8家内部银行
• 数据、选通和屏蔽信号的标称和动态片上端接 (ODT)
• 可编程 CAS (READ) 延迟 (CL)
• 可编程 CAS 附加延迟 (AL)
• 可编程 CAS (WRITE) 延迟 (CWL)
• 固定突发长度 (BL) 为 8，突发斩波 (BC) 为 4（通过模式寄存器组 [MRS]）
• 可选择 BC4 或 BL8 即时 (OTF)
• 自刷新模式
• 0°C 至 95°C 的 TC
  • 0°C 至 85°C 下 64 毫秒、8192 周期刷新
  • 85°C 至 95°C 时为 32 毫秒
• 自刷新温度 (SRT)
• 自动自刷新 (ASR)
• 写调平
• 多用途寄存器
• 输出驱动校准