技术资讯 | PCB生产高速设计指南

关键要点

了解高速板的构成以及随之而来的挑战。

设置图层堆叠和布局以取得成功。

降低高速板噪声的布线注意事项和要点。

 

 如果不考虑高速组件，可能会导致电路板出现问题

 

对更先进的电子设备的需求不断增加。从消费类设备到航空航天领域，几乎每个行业都需要更快、更复杂的印刷电路板。为了满足这些设备的先进需求，需要具有紧凑和智能高速设计的电路。

 

设计人员在开发高速电路板时将面临新的设计挑战。我们将讨论高速PCB设计的细微差别，并深入研究各种方法，使您的电路板尽可能可靠和高效。

 

 

高速设计概述

 

 

首先，让我们定义一下高速设计的真正特征。在电路中，高速电路板上的信号以某种速度变化，在这种速度下，信号的完整性会受到阻抗和其他电路板参数的显著影响。

 

对于高速的射频信号，在大约50 MHz或更高的频率下，完整性可能会受到影响(如果设计不正确)。一个好的经验法则是，如果信号穿越路径长度所需的时间大于信号从高到低(或从低→高)转换所需的时间，则信号被归类为“高速”信号。

 

在设计过程中，如果不采取特定的预防措施，您将遇到许多挑战。包括:

来自发射器、转换器、电源等的辐射 EMI。

来自附近电路板或设备的 EMI 吸收。

当差分对不匹配、在长传输线路中或由于缺乏屏蔽而降低信号时，信号会衰减。

缺乏阻抗匹配，导致反射回光源（而不是传输）。

两个导体的耦合距离太近，会影响信号传播。

寄生电容，如果不最小化，也会累积。

谐波失真导致频移，会影响发射和接收系统。

由于端子之间的杂散电容，可能会出现共模噪声。

高压应用中的表面跟踪，其中电流路径通过绝缘退化出现。

最好的高速PCB设计是在电路板的各个方面都有良好的设计实践：放置、间距、间隙、布线、接地、堆叠和材料选择。尽管高速设计有其独特的挑战，但良好设计的基础仍然源于标准PCB设计。换句话说，数字、模拟、电源和混合信号技术的基本PCB设计规则也将适用。这包括对制造设计(DFM)规则进行优先排序。如果您的设计由于DFM规则违反而无法制作，那么向高速设计迈出的一步将是徒劳的。您将需要更多的空间用于高速走线或潜在的RF屏蔽，但这不应该导致忽略标准PCB设计规则并将它们挤在一起。

 

设置高速层堆叠

 

堆叠设置方式可以保持信号可靠

PCB设计者所做的许多设计选择都是为了保持良好的信号完整性。首先要配置层堆叠以支持高速、射频微带和带状线路由。

 

使用阻抗计算器时，规划出你的堆栈设置固定阻抗控制走线宽度。为了进一步减少噪声并保持信号的完整性，在信号返回路径的相邻层上设置一个参考平面，并尝试使用对称堆叠。

 

开发设计最重要的资源之一是PCB制造商。当你开始一个新的印制板时，尽可能快地使用它们。这将有助于为您的高速设计做出最佳的材料和堆叠决策。具体来说，确保高频时的介电常数稳定，使用低轮廓的铜，并选择阻焊以最小化耗散因子。

 

 

从原理图进行高速设计

 

拥有有据可查的原理图可以大大有助于提高设计高速板

 

有些人可能会说，当涉及到高速设计布局时，原理图是最不重要的元素，但事实并非如此。原理图是电路物理布局的关键图形表示。一个杂乱、无组织的示意图只会使布局过程更加困难，因为单个块的目的可能无法很好地传达。特别是对于高速设计，意图是创造成功设计的关键。

 

使用尽可能多的纸来展开电路，并确保元件的逻辑流程得到沟通。这将有助于稍后布局物理设计。该原理图的一个主要方面是使信号路径易于理解。添加尽可能多的信息，你认为是必要的，以帮助提前展示板的布局。这可以包括以下任何内容:

 

关键部件的位置(居中、靠近板边等)

特定组件的保留区域

差分对的路由信息

• 路由信息(跟踪长度、匹配长度、拓扑和控制阻抗线的约束)

如何布置您的看板

路由和布局对于保持高速设计的信号完整性和性能非常重要。与往常一样，高速设计的组件放置应该遵循基本的PCB布局实践和设计规则，保持制造设计(DFM)和测试设计(DFT)。

 

与数字电路相比，模拟电路存在于连续的电压范围内，因此在运行过程中需要更精确的控制和稳定性。这使得模拟电路更容易受到前面提到的许多挑战的影响。因此，要确保将模拟电路和数字电路分开，以防止信号相互影响。考虑按功能对组件进行分组，最终有助于保持您的路由简短而直接。将噪音最大的组件(如adc)放在电路板的中央。对于具有快速开关的电路板，请确保使用良好的滤波技术来减少EMI的产生。

 

许多部件需要在特定部件之间放置非常近的位置，以最大限度地减少高速信号需要传输的距离。这就是一个好的原理图设计将真正帮助的地方-最关键的网络，如原理图上所标记的，应该有最直接的连接。

 

确保您已经分配了适当的空间，以便将测量的跟踪长度调优到正确的值。确保按照信号类型对组件进行分组，并隔离天线等辐射元件。

 

此外，当高速线路有很多传输活动并且彼此靠近时，这可能导致电感和电容耦合，也称为串扰。串扰也可能根据路由(将在下一节讨论)发生，但如果组件之间没有足够的空间也会发生。确保将组件放置在这样一种方式中，即信号轨迹不会在路由后穿过分裂平面。在这些更高的开关速度下，热问题可能更加普遍，因此，您的高速设计可能需要为您的发热组件提供更多的冷却。

 

对于比如移动电话或其他物联网设备之类的消费设备，尺寸可以在您的设计中发挥很大的作用。对于这些较小的板尺寸与高速电路，你需要提前计划，以确保你有你需要的空间。因此，除了在组件之间增加额外的间距以减少串扰外，还应考虑提前计算所需的走线宽度。

 

 

电源和接地布局

 

电源和接地信号的布局方式也是可靠高速设计的关键。某些组件需要靠近其专用电源或接地层，以便与其他敏感的高速布线隔离。

确保在主要功耗IC的每个电源引脚附近放置旁路电容器，使其尽可能靠近，以减少接地反弹或功率尖峰的影响。另一个主要问题是确保高速传输线不会穿过电源和接地层分离。毕竟，跟踪需要一个连续的平面才能获得良好的返回路径。

 

路由

 布线可以是设计的最后一步，也可以在放置元件时完成

通常，许多高速设计布线将与您一直执行的操作类似。但是，跟踪要求将更加严格。某些走线具有阻抗方面的最小长度要求，而其他走线具有最大要求，有些可能需要匹配其他走线。

在不同层上路由不同的信号类型，以最大化不同迹线之间的间距。同时，保持组件之间的走线长度尽可能短。保持电源和接地回路远离可能中断信号返回的分路，并确保差分对在其容差范围内。

导致大数据和存储器总线的走线长度需要均衡长度，这可能需要延长一些特定的走线。在遵循爬电距离和电气间隙标准的同时，保持差分走线之间的间距相等。

高速传输线上的长走线可以充当天线，可以辐射EMI。工作频率越高，EMI 辐射的可能性就越大，因此请保持这些走线尽可能短，并尽可能远离其他走线。最好确保它们下方有足够的接地层作为返回路径。

为了使信号以最小的失真穿过走线，请确保其阻抗没有任何变化。走线阻抗可能受到宽度、过孔或布线中是否有短截线的影响。要减少串扰，请尽量减少与另一条走线平行的显著运行长度的任何走线。在具有重复时钟信号的设备附近放置高速走线也可能导致干扰，因此请确保提供足够的间距。

考虑使用 PCB 编辑器的高级工具（例如设置走线长度和走线长度匹配）来协调信号时序。使用专门用于差分对的路由功能将差分对的两个网络紧密路由在一起可能很有用。您还可以在跟踪需要更多长度来创建蛇形样式路由以实现目标长度时使用跟踪调整功能。

 

依靠 PCB 设计工具提供支持

 

对于任何设计人员来说，设计具有高速性能的 PCB 都可能具有挑战性——尤其是考虑到各种布线要求、元件间距等。这正是高级PCB编辑软件可以帮助您的地方.设计规则检查 （DRC） 在跟踪所有这些变量方面非常有用。

Sigrity ERC(电气规则检查)拥有电气规则检查的功能,这能让电路板设计者在没有仿真模型或者足够的信号完整性专业能力的情况下, 简单而快捷地分析信号质量的问题和原因。

由于使用了工业和市场领先的Cadence Sigrity技术, Sigrity ERC超越了简单的基于几何的设计规则检查, 分析到那些通常只能被专业SI/PI工具发现的信号质量问题。

Sigrity ERC 完整地融合进了Allegro PCB Editor, 这让设计者能够在绘制电路板时看到问题, 做出修改, 并且确认电气规则检查问题得到改正。