Cadence 于 2023 PCI-SIG 开发者大会期间展示 PCIe7.0-Ready IP

 

本文翻译转载于：Cadence blog

作者：Arif Khan

       

PCIe 7.0 规范起草阶段持续推进，IP 支持开始

2023 年 6 月 13 日在圣克拉拉举办的年度开发者大会期间，PCI-SIG 宣布，PCI Express（PCIe）7.0 规范已达到 0.3 版。这意味着数据传输速率进一步翻倍并达到 128GT/s。该标准预计将于 2025 年最终确定。

         

PCIe 标准大约每三年将数据传输速率提高一倍

 

PCIe 7.0 版本将延续 6.0 版本的 PAM4 信令，并能与之前使用 NRZ 信令的 32GT/s 及以下速率版本保持兼容。Cadence 在此次活动期间展示了其拥有出色电气性能和裕度的 128GT/s SerDes IP 接收器和发射器功能。该展示是通过我们的合作伙伴 Anritsu 和 Tektronix 提供的。Tektronix 也在其此次活动的展位上进行了相同的演示，吸引了大量与会者的注意。

         

Cadence 团队向与会者现场演示

128 GT/s SerDes IP

 

Cadence 业界首款面向 PCIe 6.0 的 IP 子系统也广受关注。我们在展台与合作伙伴 Samtec 共同演示了其电气性能。PCIe 6.0 是首个采用 PAM4 信号传输和基于 Flit（流程控制单元）架构的规范版本。是徳科技用我们的子系统子卡演示了其面向 PCIe 6.0 的训练器和分析仪。Cadence 面向 PCIe 6.0 的子系统 IP 与 Keysight 训练器在根端口和终端模式皆实现了互操作。Ali Ulas IIhan 在会议期间分享了 PCIe 6.0 相关的互操作性内容，强调了Cadence设计团队为达成目标所做的努力。Cadence 也与 Samtec 合作展示了该 IP 接收器的电气性能。

         

DevCon '23 期间 Cadence 向公众展示

面向 PCIe 6.0 的 IP

（Cadence 展台及是德科技和 Samtec 的演示）

 

业界对 PCIe 5.0 的采纳仍在加速。Cadence 面向 PCIe 5.0 的 IP 产品在功耗和性能上做了优化，使其符合多个工作场景的规范要求。Cadence 设计团队展示了 PCIe 5.0 子系统 IP 在商业可用主板的运行，并演示了客户测试产品时经常用的压力测试。Viavi Systems 演示了其面向 PCIe 5.0 的协议分析仪，Cadence 子系统能以 32GT/s 的速率同时运行 8 条 PCIe 5.0 信道，性能极为卓越，分析仪也无法识别到错误情形，甚至需要使用其它板卡来展示错误用例！

         

Cadence 在 DevCon '23 期间

展示面向 PCIe 5.0 的 IP 子系统

 

Cadence 持续引领 PCIe 的开发，根据最新标准提供支持先进节点的解决方案。Cadence 以 PCI-SIG 的成员身份为豪，将继续为市场提供包括 PHYs、控制器、软件和验证 IP 在内的完整解决方案。

 

关于 Cadence

 

Cadence 是电子系统设计领域的关键领导者，拥有超过 30 年的计算软件专业积累。基于公司的智能系统设计战略，Cadence 致力于提供软件、硬件和 IP 产品，助力电子设计概念成为现实。Cadence 的客户遍布全球，皆为最具创新能力的企业，他们向超大规模计算、5G 通讯、汽车、移动设备、航空、消费电子、工业和医疗等最具活力的应用市场交付从芯片、电路板到完整系统的卓越电子产品。Cadence 已连续九年名列美国财富杂志评选的 100 家最适合工作的公司。如需了解更多信息，请访问公司网站www.cadence.com。

 

 

2023 Cadence Design Systems, Inc. 版权所有。在全球范围保留所有权利。Cadence、Cadence 徽标和 www.cadence.com/go/trademarks 中列出的其他 Cadence 标志均为 Cadence Design Systems, Inc. 的商标或注册商标。所有其他标识均为其各自所有者的资产。