芯来科技邀您参与2023全国大学生嵌入式芯片与系统设计竞赛

内容来源：嵌入式芯片与系统设计竞赛

全国大学生嵌入式芯片与系统设计竞赛旨在提高全国高校学生在嵌入式芯片及系统设计领域、可编程逻辑器件应用领域自主创新设计与工程实践能力，培养具有创新思维、具备解决复杂工程问题能力且拥有团队合作精神的优秀人才，推进高校与企业人才培养合作共建。

本届大赛设芯片应用赛道和芯片设计、FPGA两个专项赛，应用赛道和专项赛相互独立。芯片设计专项赛秉承大赛宗旨，旨在提升全国高校学生芯片设计及相关领域的团队协作和工程实践能力，培养具有复合型工程实践能力的优秀人才，促进集成电路芯片设计相关产业的快速发展。

芯来科技作为本土专业RISC-V处理器IP及整体解决方案提供商，长期以来致力于RISC-V产教生态建设。本次在大赛中担任支持单位，芯来为大赛提供RISC-V开源内核以及相关赛题指导，欢迎全国高校大学生报名参加。

大赛组织机构

主办单位

中国电子学会

承办单位

东南大学

南京市江北新区管委会

协办单位

示范性微电子学院产学融合发展联盟

江苏省产业技术研究院专用集成电路技术研究所

江苏省集成电路学会

支持单位

新思科技

Siemens EDA

华大九天

芯来科技

南京集成电路产业服务中心 (ICisC)

运营单位

南京集成电路培训基地

芯片设计专项赛赛题指南

01  赛题简介

本赛题要求参赛队面向低功耗智能识别应用（包括但不限于：图像识别、视频识别、语音识别、图形识别、动作识别等），进行核心AI-IP模块的硬件设计，并基于组委会指定的芯片硬件框架：

1、完成集成该AI-IP的系统搭建与功能验证；

2、完成基于指定工艺库的综合和评估。

3、完成AI-IP模块的物理设计。

02  芯片硬件框架

图：指定芯片硬件框架图

本赛题，组委会指定的硬件框架如上图所示，包括：

RISC-V MCU以及相关的软件开发套件（本次竞赛采用芯来科技 E203开源处理器），相关MCU、SoC框架、总线互联协议、IO端口类型等，请参考E203开源处理器及SoC系统文档；

参赛队所设计的AI-IP模块既可以通过System Bus连接到SoC中，也可以通过NICE Interface直接与MCU连接；

系统中包括一个共享的SRAM，容量为：512KB；

组委会基于Memory Compiler定制了多款SRAM存储模块，包括：16bits×128，16bits×1024，16bits×4096，均分别提供单端口和双端口两种规格；参赛队基于这些SRAM单元，自行组合实现AI-IP模块中所需的存储单元。

SoC中提供PLL模块，系统时钟频率固定为150MHz；

外设总线上的常开模块（Always-on Domain）包括：RTC，WatchDog，PMU，LCLKGEN（为Always-On Domain提供时钟，频率为32.768KHz）。

参赛队需要基于上述硬件框架，完成面向目标应用的芯片系统设计与实现，具体如下：

首先，完成面向目标应用的核心功能AI-IP（IP Module for AI-based Recognition Application）模块设计与实现；

其次，使用指定硬件框架以及所设计的核心功能AI-IP模块，完成芯片系统的搭建；注意，为确保芯片流片成功率，参赛队不可以修改组委会给定的硬件框架；

最后，基于所实现的芯片系统，完成功能仿真、电路综合和物理设计与实现。

03  参赛要求

1）完成智能识别芯片的前端设计及后端设计的芯片全流程设计任务。

2）芯片的团队建议由5～6人组队（不超过6人），前端设计及后端设计工作需分别安排2~3人参与；

3）参赛团队需要负责所设计AI-IP模块的后端PR；

4）整个硬件框架的物理设计布局由组委会协助完成，其中：参赛团队所设计的AI-IP模块在后端设计中会以Blackbox的形式留出，接口也提前预留好；AI-IP模块的Floorplan(示意图)如下图，左边是组委会提供的硬件框架部分（包括RISC-V模块，SRAM模块等），右边是参赛团队自行设计完成的AI-IP模块；AI-IP的面积不超过1.5x 1.5mm²；

5）为确保流片的成功率，本次竞赛必须采用组委会指定的基于RISC-V的硬件框架，不允许参赛团队选用自己提供的MCU。硬件框架部分由组委会提前完成物理设计，再提供给各参赛团队，各参赛团队不能对硬件框架物理设计进行更改。

智能识别芯片含AI-IP模块的Floorplan示意图

04  赛题说明

面向低功耗智能识别的IP设计与应用系统开发（简称：嵌入式系统芯片设计）

——赛题方向：智能识别芯片设计

低功耗智能识别系统是一种常见的人机交互接口，广泛应用于可穿戴设备、物联网器件以及其他基于电池供电的智能终端。由于面向图形图像、视频语音、动作姿态等智能识别的神经网络算法模型复杂多变，传统的计算架构和电路已无法满足面向低功耗高能效智能识别神经网络计算日益增长的硬件能效需求。

随着智能终端市场规模进一步发展，专门用于低功耗智能识别处理的硬件模块和设备开始陆续亮相。智能识别交互生态的成熟，将会带动越来越多的设备智能化。汽车、电视、智能音箱（家庭机器人的雏形）、服务机器人等产品潜在用户数巨大，交互内容相对开放，交互过程中会产生大量高价值的用户数据，是国家和高科技企业未来争夺的重要阵地。

本赛题旨在通过面向新一代智能识别的低功耗IP硬件设计和系统开发研究，进一步提高我国大学生在智能芯片领域的设计能力、增加技术储备。

本赛题的主要需求（包括但不限于）：

面向群体：研究生

1、基于组委会指定的芯片硬件框架，开发面向“智能识别”应用的核心AI-IP硬件、并完成该AI-IP在指定硬件框架中的集成与系统开发。

2、本次竞赛采用基于芯来科技E203开源处理器的硬件框架，相关MCU、SoC框架、总线互联协议、IO端口类型等，请参考相关文档资料。参赛队所设计的AI-IP模块既可以通过System Bus连接到SoC中，也可以通过NICE Interface直接与MCU连接；系统中包括一个共享的SRAM，容量为：512KB；组委会基于Memory Compiler定制了多款SRAM存储模块，包括：16bits×128，16bits×1024，16bits×4096，均分别提供单端口和双端口两种规格；参赛队基于这些SRAM单元，自行组合实现AI-IP模块中所需的存储单元；SoC中提供PLL模块，系统时钟频率固定为200MHz；外设总线上的常开模块（Always-on Domain）包括：RTC，WatchDog，PMU，LCLKGEN（为常开模块提供时钟，频率为32.768KHz）。

3、智能识别应用包括但不限于：图像识别、图形识别、视频识别、语音识别、动作识别等。

4、对于所选择的智能识别应用，其测试库需为开源数据库，或者可以第三方获取并独立验证的数据库。

5、需完成面向智能识别应用的核心AI-IP设计，需要完成目标应用的核心功能：AI-IP设计文档、算法或功能验证模型、基于HDL（推荐Verilog）的RTL功能模型、基于指定工艺库的综合网表Netlist、综合后的时序/资源/功耗等参数报告与分析。

6、需基于指定的芯片硬件框架，完成集成5)所设计AI-IP的SoC系统开发，包括：RTL功能模型、基于指定工艺库的综合网表Netlist、综合后的时序/资源/功耗等参数报告与分析。

7、上述完成的AI-IP设计和系统开发，需结合实际的应用场景，对AI-IP的硬件架构和电路设计方案，进行分析和评估，在以下一个或多个指标上进行优化设计，包括但不限于：性能、功耗、能效、吞吐率、识别精度、场景适配能力、系统灵活性等。

8、完成所设计 AI-IP模块的后端物理设计与实现。

组委会鼓励方向（完成以下方向，组委会额外着重考虑）：

1、方向1：完成上述6）所开发系统的FPGA功能验证，并具有一定的可展示性。

2、方向2：采用国产EDA工具，完成上述5）AI-IP模块或上述6）系统开发中的部分设计仿真、综合评估、物理设计等工作。

面向群体：本科生

赛题要求与研究生组基本相同，不同点在于：

1、可以选择相对简单的智能识别应用，例如：手写数字识别，等；

2、研究生组赛题要求中的第7小项（结合实际应用场景的性能/功耗等设计指标优化评估），不作为必选要求。

05 技术支持

（一）赛事答疑

1、QQ交流群，群号：264443932。

扫码入群

基于本赛道问题，采用集中时间答疑方式，具体答疑时间另行公布。

（二）技术培训

1、本芯片设计赛道，会安排相关培训与指导，请关注竞赛官网或者竞赛公众号相关通知。

大赛官网：http://www.socchina.net/

大赛公众号：嵌入式芯片与系统设计竞赛

2、2023年7月底（7月30日左右）—  8月初（8月7日左右）计划安排2023年全国大学生芯片设计暑期学校。

3、报名参加 2022 年嵌入式大赛-芯片设计赛道的同学将优先考虑录取。具体暑校安排另行通知。

TIPS：

往届暑校链接（点击链接跳转）：

2021年暑校：

2021年第一届全国大学生芯片设计暑期学校报名通知

2021年第一届全国大学生芯片设计暑期学校回顾

2022年暑校：

2022年第二届全国大学生芯片设计暑期学校报名通知

2022年第二届全国大学生芯片设计暑期学校回顾

06  其他

本赛道其它未尽事宜，以组委会后续补充通知为准。

07 联系我们

大赛组委会

芯片设计赛道学生QQ交流群：264443932

联系人1：汪老师

电话：[phone]

电子邮箱：[e-mail]    

联系人2：李老师

电话：[phone]

电子邮箱：[e-mail]

联系人3：李老师

电话：[phone]

电子邮箱：[e-mail]

                                                              

关于芯来科技

芯来科技成立于2018年，国内本土专业RISC-V处理器IP及整体解决方案提供商。

公司从零开始，开发出全系列国产自主的RISC-V处理器IP产品：200、300、600、900等，覆盖从低功耗到高性能的各种应用场景。并且和重量级的行业客户在众多应用领域落地量产，遍及5G通信、工业控制、人工智能、汽车电子、物联网、存储、MCU、网络安全等多个领域。目前已有超过150家正式授权客户。

更多详情访问：www.nucleisys.com

▼往期精彩回顾▼

芯来科技加入中国移动物联网联盟RISC-V工作组

四城回顾 | 走进RISC-V车规“芯”技术

芯来科技加入openKylin，共同推进RISC-V软硬件生态建设

中国RISC-V产业联盟西安交流会回顾

芯来科技成为中国移动“万物智联子链”链环企业

喜讯 | 芯来科技获选“科技小巨人培育企业”

纽瑞芯发布UWB定位通信系统芯片，内置芯来RISC-V内核

滴水湖RISC-V国产芯阅兵，芯来四客户上榜

RISC-V产业联盟完成换届，芯来CEO彭剑英当选新任秘书长

芯来RISC-V CPU IP产品获奖，连续三年荣登“中国芯”

芯来科技再登中国"芯科技"新锐企业50榜单

芯来助力裕太微推出高性能以太网交换芯片

沐创发布基于芯来RISC-V内核高速接口安全芯片

NucleiStudio 2022.08更新版本发布

芯来【安全】&【车规】产品发布，软硬生态共推“芯”应用

---

原文标题：芯来科技邀您参与2023全国大学生嵌入式芯片与系统设计竞赛

文章出处：【微信公众号：芯来科技】欢迎添加关注！文章转载请注明出处。