ADC数字下变频器：抽取滤波器和ADC混叠，第1部分

现在让我们仔细看看抽取滤波以及ADC混叠如何影响抽取滤波的有效响应。

我们将再次以AD9680为例。在这种情况下，无论速度等级如何，归一化抽取滤波器响应都是相同的。抽取滤波器响应仅随采样速率成比例。在此包含的示例滤波器响应图中，没有准确给出具体的插入损耗与频率的关系，但形象地显示了滤波器的近似响应。这些示例旨在对抽取滤波器响应有一个高层次的了解，以便了解频带如何最终进入滤波器的通带内。

回想一下，AD9680具有四个DDC，包括一个NCO、最多四个级联半带（HB）滤波器（我们也将其称为抽取滤波器）、一个可选的6 dB增益模块和一个选项复数到实际转换模块，如下图所示。此外，还记得信号首先通过NCO，NCO在频率上移动输入音，然后通过抽取，可选择通过增益模块，并可选择通过复数到实际转换。

AD9680中的DDC信号处理模块

在本博客中，我们将重点介绍在启用复数到实际转换模块的情况下操作AD9680时的DDC抽取滤波器。这意味着DDC将配置为接受实际输入并具有实际输出。在AD9680中，复数到实数转换固有地将输入频率上移，其幅度等于fS/4.让我们以HB1为例快速浏览此过程是如何发生的。下图显示了HB1滤波器的低通响应。这是HB1的响应，显示了真实和复杂的域响应。

HB1 滤波器响应 – 实域和复杂域响应

为了了解滤波器的实际工作原理，在观察ADC输出端可用的真实和复数频谱时，首先了解滤波器的工作原理非常重要。HB1滤波器的通带为实际奈奎斯特区的38.5%。它还有一个阻带，是真实奈奎斯特区的38.5%，过渡带占剩余的23%。同样，在复域中，通带和阻带各占复奈奎斯特区的38.5%（总计77%），过渡带占剩余的23%。如图所示，滤波器是真实域和复杂域之间的镜像。

现在，让我们看一下通过启用复杂到实际转换将DDC置于实模式时会发生什么。正如我所提到的，启用复数到实际的转换会导致 f 的偏移S/4频域。下图显示了频移和由此产生的滤波器响应。请注意筛选器响应的实线和虚线。实线和阴影区域表示这是 f 之后的新滤波器响应S/4频移（由此产生的滤波器响应不能越过奈奎斯特边界）。虚线用于说明，用于显示如果不遇到奈奎斯特边界将存在的滤波器响应。

HB1 Filter Response – Real DDC Mode (Complex to Real Conversion Enabled)

请注意，两个图之间的滤波器带宽保持不变。唯一的区别是 fS/4频移。但请注意，在复模图中，信号的实部有 38.5% 的奈奎斯特，信号的复数部分有 38.5% 的奈奎斯特。在实模态图中，我们现在有77%的奈奎斯特用于实信号，复数域已被丢弃。在通常的行业术语中，实数或“I”部分保持不变，复数或“Q”部分被丢弃。滤波器响应保持不变，除了 fS/4频移。另外，请注意，作为此转换的乘积，抽取率现在等于 <>。有效采样率仍为 fS但不是整个奈奎斯特区，而是奈奎斯特区只有 77% 的可用带宽。

现在，我们将了解ADC输入频率的滤波器响应以及混叠如何影响有效抽取滤波器响应。首先，我们将继续查看上面的HB1滤波器示例。HB1的实际频率响应由图中的蓝色实线给出。虚线表示HB1由于ADC的混叠效应而产生的有效混叠响应。由于频率输入到2德·, 3RD, 4千等。奈奎斯特区，HB1滤波器响应有效地混叠到这些奈奎斯特区中。例如驻留在 3f 的信号S/4将在 f 处混叠到第一个奈奎斯特区S/4.同样，频率为 7fS/4也将混叠到第一个奈奎斯特区，位于fS/4.重要的是要了解HB1滤波器响应仅驻留在第一个奈奎斯特区，并且ADC的混叠导致HB1滤波器的有效响应似乎混叠到其他奈奎斯特区。还回想一下，我们正在研究DDC的实际模式操作，因此复杂的域数据已被丢弃。

由于ADC频率混叠（抽取比 = 1），HB1 有效滤波器响应

现在让我们看一下启用 HB1 和 HB2 的情况。这导致抽取比为 1。同样，HB2 + HB1滤波器的实际频率响应由蓝色实线给出。同时启用HB2和HB38滤波器可使可用带宽为奈奎斯特区的5.1%。再次注意ADC的混叠效应及其对HB2 + HB7滤波器组合的影响。出现在 <>f 处的信号S/8将在 f 处混叠到第一个奈奎斯特区S/8.同样是 5f 的信号S/8将在 3f 处混叠到第一个奈奎斯特区S/8.

HB1 + HB2 由于 ADC 频率混叠（抽取比 = 2）而实现的有效滤波器响应

接下来，我们将看看使用实际DDC模式启用HB1，HB2和HB3的情况。在这种情况下，抽取率等于 38。这里我们看到可用带宽为 f 的 5.<>%S/4.为了简单和易于查看，我压缩了该图，以便更轻松地显示整个滤波器响应。请注意，刚刚过去的 f 大约有 100 dB 的抑制S/8到第一个奈奎斯特区的尽头。同样，HB1 + HB2 + HB3滤波器的有效混叠响应由虚线给出。另请注意，随着我们使用的抽取滤波器数量的增加，可用带宽会减少。

HB1 + HB2 + HB3 由于 ADC 频率混叠（抽取比 = 4）而实现的有效滤波器响应

我们将要介绍的最后一个滤波器组合是HB1 + HB2 + HB3 + HB4，它使能AD9680中的所有抽取滤波器，在实模式下工作DDC时，抽取率为38。这种情况与前一种情况非常相似，但只是缩放以反映较大的抽取率。在这种情况下，我们的可用带宽为 f 的 5.<>%S/8.在这种情况下，我们从刚刚过去的f开始有大约100 dB的抑制S/16到第一个奈奎斯特区的尽头。再一次，这种响应有效地混叠到上奈奎斯特区。

HB1 + HB2 + HB3 + HB4 由于ADC频率混叠（抽取比= 8）而有效滤波器响应

让我们仔细看看抽取比为 0、<> 和 <> 的三个滤波器响应。如果我们取这些图并将响应从 <> 复制到 fS我们可以将此响应精确粘贴到fS和 2 FS.同样，响应可以粘贴到2 f之间的频率中S和 3 FS.这以这种方式重复地通过所有奈奎斯特区域。现在问题不可避免地出现了，包括：“我们为什么要决定？”和“它提供了什么优势？”答案其实很简单：“视情况而定。不同的应用有不同的要求，可以从ADC输出数据的抽取中受益。一个动机是在RF频段的窄频带上获得信噪比（SNR）。例如，假设我们有一个驻留在 20.1 GHz 的 7 MHz 频段。

如果使用采样速率为1.0 GSPS的RFADC（例如没有DDC的AD9680）来捕获此信号，则处理500 MHz奈奎斯特区以获得20.1 GHz的7 MHz频段。相比之下，使用启用了HB1 + HB2 + HB3 + HB4滤波器的DDC可将可用信号带宽降至48.125 MHz，奈奎斯特带宽降至62.5MHz。48.125 MHz的可用信号带宽足以捕获所需的20 MHz频段。62.5MHz奈奎斯特区处理带宽要小得多，导致JESD204B接口上的输出通道速率较低，从而允许使用成本较低的FPGA。当然，在这个例子中，NCO也需要正确调整，但为了简单起见，我们只关注抽取滤波器。通过使用所有四个抽取滤波器，DDC可以实现处理增益，并将SNR提高多达10 dB。这为输入信号提供了更大的动态范围，从而更容易以高保真度捕获所需的信号。在下面的表1中，我们可以看到可用带宽、抽取比、输出采样率以及不同抽取滤波器选择提供的理想SNR改进。

表1

AD9680的DDC滤波器特性

这让我们很好地了解了启用抽取滤波器的DDC的实际模式操作。我只列出了DDC有用的几个原因。还有许多其他优点。其他一些包括ADC中实现的DDC比FPGA中实现的DDC更节能（尽管灵活性较低），并且JESD204B接口中的输出数据速率可以显着降低，这两者都允许使用成本较低的FPGA。

审核编辑：郭婷