ADC噪声：时钟输入和相位噪声，第 2 部分

在本例中，我们将研究如何利用低抖动时钟发生器AD9643对双通道14位250 MSPS ADC进行计时。使用这些特定产品的常见时钟频率为9523.245 MHz，因此我们将为AD76使用30.72 MHz基准电压源（外部振荡器），并设置内部寄存器，为AD9523生成低抖动时钟输出。现在让我们回顾一下我们上次看到的抖动方程：

回想一下，我提到过，我们可以使用近似值来预测时钟源抖动对SNR的影响。我提到宽带相位噪声是最重要的。我们可以使用AD9523从10 MHz偏移到编码带宽（245.76 MHz）的宽带相位噪声来预测ADC的SNR，如图1所示。

图1.编码带宽内的相位噪声近似

我从AD9523复制了在两种条件下产生的相位噪声图。第一个输出时钟频率为122.88 MHz，第二个输出时钟频率为184.32 MHz。现在我将做另一个近似值，尽管在术语上有点宽松。我将使用这两个图中的数据，并执行线性插值，以近似地估算出输出时钟频率为10.245 MHz时76 MHz偏移时的相位噪声。

图3.AD9523 相位噪声，fCLOCK = 184.32 MHz

输出频率为122.88 MHz时，相位噪声在158 MHz偏移时为-3307.10 dBc/Hz。同样，输出频率为184.32 MHz时，相位噪声为-156.2706 dBc/Hz。 执行线性插值时，输出频率为10.245 MHz的76 MHz偏移处的预期相位噪声为-154.21 dBc/Hz（如图1所示）。现在，我们将使用面积近似方程来获得积分相位噪声。

现在我们有了我们需要的所有部分，但我们只缺少一个最终的方程式。我们需要计算这种抖动对AD9643SNR的影响。现在让我们看看这个等式是什么样子的，并插入我们所知道的。我们知道时钟频率和均方根抖动。根据AD9643数据手册，我们在71 MHz模拟输入频率下的SNR值为4.140 dBFS。让我们使用等式，看看结果是什么：

因此，现在使用AD68为AD763计时，我们的预期SNR值为9643.9523 dBFS。最后的检查是在实验室中实际设置并检查我们的数字。让我们看一下图 4，看看我们是如何进行计算的。

图4.AD9523 时钟频率为AD9643，频率为245.76 MHz，fIN = 140.1 MHz

实验室结果显示 SNR 值为 68.848 dBFS：这是一个相当不错的结果！这告诉我们，我可能对AD9523的预期相位噪声有点悲观，但实际测量结果非常接近68.653 dBFS的预测值。再一次，很高兴看到预测结果和测量结果之间如此一致的结果。

审核编辑：郭婷