交错马刺：时序不匹配的数学

我们已经用我们漂亮的数学家的帽子来观察失调和增益失配的杂散幅度，所以现在让我们用它来量化由于时序不匹配引起的杂散水平。正如我们在之前的讨论中看到的，由于时序不匹配引起的杂散出现在 fS/2 ± f在，这与出现增益失配杂散的位置相同。

现在，我们讨论的结果将给我们留下信息，这些信息将告诉我们在f处有多少刺激。S/2 ± f在增益失配的结果以及时序失配的结果。这很重要，因为它将在交错时帮助我们分辨出哪个不匹配给我们带来了最大的麻烦。让我们希望我们最终不会陷入一个两者都非常糟糕的境地......但这不是首先尝试交错时的重点。我们希望从设计过程的开始，尽量减少不匹配。

因此，让我们戴上数学家的帽子，再次深入研究数学，看看我们如何计算f处的杂散大小。S/2 ± f在由于时序不匹配。我想我们快要把这顶帽子收起来一段时间，让我们的工程师的帽子重新戴上，但让我们再用一会儿这顶数学帽子。

现在让我们看看计算结果，看看时序不匹配的刺激会有多大。让我们看一下下面的公式1，其中ω一个是模拟输入频率和 ΔτE是时序不匹配。

现在，让我们考虑双通道器件中两个14位250MSPS ADC之间的典型时序不匹配。典型值可能在 1ps 左右。

1ps 时序失配将导致 f 时交错杂散为 70dBcS/2 ± f在.对于大多数应用程序可以容忍的最大杂散水平来说，这是正确的。这仍然很容易主导交错式ADC的无杂散动态范围（SFDR）规格。

二次和三次谐波以及任何其他杂散输出很可能小于70dBc。现在让我们来看看我们可以做些什么来超过70dBc的水平。我们希望降低它，因为有些应用需要80至90dBc的无杂散动态范围。在下面的图1中，时序失配杂散的大小与以皮秒为单位的时序失配进行了示。

图1

时序杂散与时序失配（交错式14位ADC）。

这个情节向我们展示了几件事。与增益失配图类似，杂散的大小大致遵循指数衰减，一旦失配接近10ps，杂散幅度的图就会变得几乎平坦。此外，它告诉我们，我们需要使时序失配非常小（飞秒范围），以使杂散幅度进入90dBc范围。这让我们了解两个ADC之间的时序需要匹配的程度。当我们谈论飞秒时，这是非常小的！

然而，随着工艺技术的缩小和匹配技术的改进，将交错ADC之间的时序失配降至最低变得有些容易。请注意，布局只是拼图的一部分。在ADC目前达到的高速下，达到千兆采样范围，需要进行某种校准，以便将时序失配减少到飞秒范围。这告诉我们，有希望;我们只需要找出一个好的校准方案来减少不匹配。

审核编辑：郭婷