串行ADC布局布线设计要点

一、PCB布局设计注意要点：

①电源部分尽量远离AD与时钟部分。

②电源部分，主芯片FPGA，时钟部分尽量放同一面，AD部分放一面，这样既能减弱数字部分的信号对AD部分的干扰，又能方便结构统一做散热；（此设计点是限于板子空间小的情况下处理）。

③AD芯片与时钟芯片的LDO电源要靠近各供给模块芯片放置。

④AD模块之间间距尽量大，并且AD的多路输入端之间尽量留出空间做结构隔离条。

二、PCB布线设计注意要点：

①AD模块的输入端由单端50ohm经过变压器后转为差分100ohm这段模拟信号，单端阻抗要控制50ohm，差分阻抗要控制100ohm，走表层，路径尽量短。

②AD模块的数字部分的每1路数据信号由[AD*_D0---AD*_D*]组成，同层同组，以AD_DCO_CLK为参考进行等长匹配，等长公差控制在±50mil(如空间足够,公差可以尽量做小)。

③每个AD芯片的数字信号尽量做到等长，公差控制在±50mil，以保证多个AD模块同时使用时，数据信号同步。

④每个AD芯片的CLK时钟信号到时钟芯片的长度要等长，走差分对，控制100ohm阻抗，单对差分内等长公差控制在±5mil，差分对之间等长公差控制在±10mil。

⑤ADC_SYNC信号要走T型走线，到每个AD芯片上的长度要等长匹配。

本文转载自： 明德扬FPGA科教微信公众号

　　审核编辑：汤梓红