AD9858实现雷达宽带调频源设计

本文介绍了高性能DDS芯片AD9858的主要特点和配置方法,论述了AD9858实现雷达宽带调频源的原理和可行性,以图形的方式说明了硬件结构的设计方法,详细描述了输出线性调频信号的控制流程。

　　引言

　　直接数字频率合成方法具有传统方法所不具备的许多突出的优点。高频率分辨率、高频率切换速度、频率切换时相位保持连续、超宽的频率范围、能实现各种调制波和任意波形的产生以及易于实现全数字化的设计。AD9858是一款高性能DDS芯片,可方便快速地产生线性调频、单频脉冲及编码调制信号,其工作频率高达1GHz,杂散性能指标更高于以前的产品。

　　

 

　　图1 方案原理图

　　

 

　　图2 硬件结构图

　　

 

　　图3 控制流程框图

　　AD9858简介

　　AD9858的主要特点

　　AD9858是具有1GSPS速率的直接数字频率合成器、10位DAC、快速频率跳跃和精细调谐分辨率功能的单片解决方案。AD9858比先前的解决方案速度快三倍,功耗却未增加,因而适合用在无线设备、军事以及航空雷达的设计当中。和其它的高速DDS产品不同,AD9858内部集成了DAC、相位/频率检测器和电荷泵,能满足设计者的低相位噪音、低虚假能量、快速频率转换和宽带宽线性扫描的要求。

　　在驱动1GHz内部时钟时,新的DDS能直接产生高达400MHz的频率。参考时钟从片上时钟二分频所得到的高达2GHz的外部时钟源获得。片上混频器和PFD/CP使1~2GHz或更高频率范围内的各种通用频率合成配置成为可能。通过把数据写入片上的数字寄存器,很容易对AD9858进行配置,而这些寄存器控制着器件的所有运作。为了降低功耗,AD9858还有可编程的全睡眠模式。

　　AD9858的配置

　　AD9858有两种工作模式：单一点频模式和扫频模式。单一点频模式的配置比较简单,只需将控制寄存器(CFR)(注：与扫频模式的配置类似,不同点在于将扫频使能位置0)、频率调节字(FTW)配置完毕,即可打开该功能。频率扫描模式相比点频模式来说,稍显麻烦。下面介绍扫频工作模式的配置方法。这种模式需要配置的寄存器有控制寄存器(CFR)、频率调节字(FTW)、步进频率调节字(DFTW)、步进频率斜率控制字(DFRRW)和相位偏移字(POW),其中,控制寄存器共有4个字节,地址分别为0x00、0x01、0x02和0x03。在该设计中,未用到PLL功能,故与PLL有关的控制字均置为无效。0x01的Bit7为扫频使能位,将其置1打开扫频功能。

　　对于线性调频工作状态的实现,还有几点需要说明。线性调频信号是有时宽限制的,AD9858具有输出线性调频信号功能,但不具有定时功能,所以需要外部定时器来实现对时宽的控制。AD9858的线性调频工作的原理是：指定频率起始点和步进频率,频率以系统时钟的1/8或其整数倍进行累加,但是在没有指定上限的情况下,会一直扫到1/2参考时钟频率处,即奈奎斯特频率,故需要做好对上限频率的控制。采用定时器可以实现对上限频率的精确控制。

　　系统方案设计

　　系统方案原理

　　本设计采用了DDS直接输出的方案,方案原理如图1所示,其中AD9858直接从外部引入960MHz信号作为DDS的工作时钟。控制电路用于初始化配置AD9858,时钟信号为120MHz,来自于AD9858的同步时钟输出端,实现对脉宽的精确控制并对AD9858的相应寄存器进行操作。这样,DDS在脉冲展宽信号的激励下产生线性调频信号。该信号首先经过放大器进行功率放大,将功率放大到要求的范围。然后通过滤波器,滤除输出带宽外的杂散和谐波分量,直接输出给使用设备。这种方案的优点在于：结构简单、体积小、易于调试、输出线性调频信号相位连续、谐波抑制好。但由于DDS 中相位截断误差、幅度截断误差和数模转换非线性的存在,使得DDS在输出宽带信号时,输出信号的杂散抑制指标较差,所以该方案的难点在于如何提高输出宽带线性调频信号的杂散抑制指标。

　　系统方案可行性论证

　　根据AD9858的技术资料可知：DDS输出信号在65MHz时,宽带(奈奎斯特带宽)的杂散指标为-55dBC,窄带(奈奎斯特带宽的0.4%左右)的杂散为-84dBC。宽带的杂散由于落在PLL的环路带宽之外,保持了原来的水平或有所衰减,因此在主谱线的远端杂散水平低于-55dBC。故48~72MHz所对应的杂散指标最差等于-55dBC,优于设计要求的-50dBC。

　　由上面的分析可知,图1给出的方案在理论上是可行的。

　　硬件结构

　　本设计利用AD9858片上集成的锁相环将60MHz的时钟信号倍频到960MHz,作为DDS工作的参考时钟,配置芯片采用Xilinx公司生产的CPLD,即XC95144XL。硬件结构如图2所示。

　　XC95144XL按照AD9858数据手册上讲述的时序对图中所示的端口进行操作完成对AD9858的配置。960MHz时钟直接从端口REFCLK输入,作为DDS的参考时钟。线性调频信号从端口IOUT输出,经过带通滤波器和放大器后,作为最终所需要的输出。

　　软件设计

　　该设计的控制程序采用VHDL语言编写,控制流程如图3所示。设计输出的线性调频信号的起始频率为48MHz,终止频率为72MHz,时宽为20ms。在上电复位信号后,依次向CFR、FTW、DFTW、DFRRW写控制字,然后等待脉冲展宽信号的到来。脉冲展宽信号为外部激励信号,该信号上升沿有效,当检测到一个上升沿之后,发出一个update信号(update信号的作用是将写入寄存器的数据导入DDS内核,并且使DDS按照新的配置数据开始工作),同时计数器开始计数,输出宽度为20ms的线性调频信号,同时对地址为0x02的寄存器操作,将Bit3置为高电平,相位累加器清零位有效。当计数器计时时间到后,发出一个update信号,由于相位累加器清零位有效,此时相位累加器被清零,同时停止输出线性调频信号。然后,继续对地址为0x02的寄存器操作,将Bit3置为低电平,相位累加器清零位无效,此时如果接收到update信号,则线性调频信号重新输出。此时,系统进入等待状态,等待脉冲展宽信号的到来。依次往复,从而实现脉冲线性调频信号的输出。

　　结语

　　经过测试,该方案在各方面均获得了较高的指标,证实了该方案的可行性和前瞻性,同时也证实了AD9858在相位噪声、杂散抑制度、谐波抑制度方面确有很好的表现。