如何在VScode中用AI补全V/SV代码呢?

电子说

1.3w人已加入

描述

昨天群里小伙伴说在VScode中用AI写verilog效果很好。小编以前编辑代码都是用gvim。抱着学习的心态,我在linux下尝试了下用VScode写代码。小编的环境的Centos,下面文章内容以Centos为

首先是VScode的安装。在网上搜索VScode 安装。

CLK

看了一圈,各有各的说法,不少内容冗长。

CLK

直接上GPT,干净利落。

CLK

CLK

 


 

看下安装完的效果

CLK

接下来打开一份verilog文档,好像没什么特别。

CLK

编辑下试试,带有自动补全的功能,不错不错。

CLK

继续探索,在VScode 上装上朋友介绍的Tabnine AI 插件。具体安装方法,继续GPT。

CLK

安装完之后效果如下。

CLK

我们开始尝试下朋友说的逆天功能,尝试写个I2C的model。

写完I2c的名字,直接出来了clk和rst。这个地方不是太准确。

CLK

按 tab,继续自动填补

CLK

现在有点样子了

CLK

如果一直换行,一直tab,他会一直补下去。这个时候需要我们人工进行干预,除去错误的地方。

CLK

接下来我们继续编辑 model的主体部分。我们发现 AI可以根据模块的名字给出建议的代码。

CLK

 下面是AXI的例子

CLK

这和我们用GPT生成代码的效果是一样。通过上面实验,我们发现引入AI 插件能够极大方便我们写verilog/system verilog的效果。





审核编辑:刘清

打开APP阅读更多精彩内容
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉

全部0条评论

快来发表一下你的评论吧 !

×
20
完善资料,
赚取积分