芯片引脚图
MAX3636是一个高度灵活,高精度锁相环(PLL)时钟发生器为下一代网络设备的要求低抖动时钟发生器和强大的高速数据传输的分布进行了优化。优异的电源噪声抑制,以及引脚可编程的LVDS / LVPECL输出接口。 MAX3636提供9个差分输出和一路LVCMOS输出。每个输出的频率和输出接口,可单独编程,使这一设备系统板上的多个晶体振荡器和时钟分配IC的理想替代品,节约成本和空间。
这3.3V IC采用7mm x 7mm,48引脚TQFN封装,从-40 ° C至+85 ° C。
关键特性
输入
水晶接口:18MHz的到33.5MHz
LVCMOS输入:15MHz的至160MHz
15MHz到350MHz的差分输入:
输出
LVCMOS输出:可达160MHz
LVPECL/ LVDS输出:可达800MHz
三个人的输出银行
引脚可编程分频器
引脚可编程输出接口
VCO调谐范围宽(3.60GHz至4.025GHz)
低相位抖动
0.34psRMS(12kHz至20MHz)
0.14psRMS(1.875MHz到20MHz)
优异的电源噪声抑制
-40° C至+85° C工作温度范围
3.3V电源
全部0条评论
快来发表一下你的评论吧 !