晶心科技A25内核及AE350外设子系统成功集成到高云半导体的GW5AST-138FPGA 中

2023 年 8 月 29 日，RISC-V 联盟成员，业内知名的高性能低功耗 32/64-bit RISC-V 内核供应商晶心科技宣布其 A25 内核及 AE350 外设子系统成功集成到高云半导体的 GW5AST-138 FPGA 中。这是首次完整的 RISC-V 微处理器集成到 FPGA 中，这种集成方式为开发者提供 A25 内核需要的电源和所有微处理器外设，不占用 FPGA 资源。因此，硬件团队可以自由进行 FPGA 开发，同时软件团队也可以自由地使用 RISC-V 生态系统进行软件开发。

 

▲ 高云在其 22nm 工艺 SoC-FPGA 产品 GW5AST-138 上集成晶心科技的 A25 RISC-V 内核及完整的 AE350 外设子系统

“晶心科技致力于为用户提供最前沿的 RISC-V 技术，为用户提供高效方案的同时方便用户进行创新设计。A25 内核及 AE350 外设子系统成功集成到高云半导体的 GW5AST-138 FPGA 是我们的一个重要里程碑， ”晶心科技北美销售副总 Vivien Lin 表示，“它代表着我们可以在用户固化网表投出晶圆之前，给用户提供一个通用的硬件开发平台去进行开发、调试、验证他们的 SoC 系统。对于不需要 SoC 的客户，可使用完整的 RISC-V 计算机开发实现他们的最终应用。”

“在 Arora V 系列中，我们整合了 RISC-V CPU 通常需要的外设，这些硬核功能的集成，使得 RISC-V 相关设计不需占用 FPGA 资源，”高云资深应用研发总监 Jim Gao 说，“GW5AST-138 SoC-FPGA 中还包含了一个高速 SerDes，用于通信、视频聚合及人工智能计算加速等需要非常高的数据传输速率的应用。同时还包括支持 ECC 纠错的块 RAM 模块、高性能 GPIO 和高精度时钟等。用户可以自由使用 138K FPGA 逻辑资源进行设计开发。”

关于基于 GW5AST-138 FPGA 的 RISC-V 内核

晶心科技 A25 硬核，主频 400MHz，支持 RISC-V 扩展 DSP/SIMD ISA，单精度和双精度浮点运算和位操作指令，支持基于 Linux 的 MMU。AE350 基于 AXI/AHB 的平台具有一级存储器，中断控制器，调试模块， AXI和AHB 总线矩阵控制器，AXI 到 AHB 桥和多种预先集成到一起的基本 AHB/APB 总线 IP 组件。FPGA 结构中的 DDR3 控制器和 SPI-Flash 控制器在缓存丢失后备份 A25 的 32KByte I-Cache 和 D-Cache。片外 DDR3 提供数据存储器，SPI-Flash 包含 A25 的指令存储器(在启动时从 SPI-Flash 复制到 DDR3 和 Cache 中的代码)。除了硬核功能外，高云 GW5AST-138 FPGA 结构还提供 138K LUT 用于客户设计。高云 EDA 为 Arora V 提供了一个易于使用的 FPGA 开发环境。该 EDA 开发环境支持多种基于 RTL 的编程语言、可以实现综合、布局布线、比特流生成和下载、功耗分析和在线逻辑分析仪等功能。

 

        审核编辑：彭菁