Sub-LVDS技术在FPGA上的应用

Sub-LVDS是一种低功耗、低误码率、低串扰和低辐射的差分信号技术，是LVDS技术在Camera接口上的一种应用。Sub-LVDS采用低摆幅电流模式传输系统，同传统的电压模式相比较，在达到几乎相同的性能水平时，由于有比传统模式更好的抗电源噪声能力，它可以在噪声容限低得多，而且摆幅也低得多的情况下工作。目前，Sub-LVDS技术在Sony的Camera/Sensor中比较常见，主要传输的数据格式为RAW10或者RAW12。SUB-LVDS的电压更低，共模电压为1.8V，差模电压为150mV。

Sub-LVDS是LVDS电气规范的低电压版本，不同于LVDS，它的共模和差分信号电平降低，但仍然能够驱动LVDS接收器。当LVDS驱动需要与Sub-LVDS接收器接口连接时，问题就出现了。从驱动的信号开始电压水平不在一个合适的范围内，以确保与接收器的正常通信，必须改变驱动器输出以保证适当的电压水平。本文讨论如何将LVDS驱动器和Sub-LVDS接收器之间的接口互联，以及如何使用简单的电阻网络修改信号电压等级以保证兼容性。

Sub-LVDS驱动器输出参数

Sub-LVDS驱动器接收参数

LVDS输出与Sub-LVDS驱动器接收参数

从以上表格得知，SubLVDS作为LVDS的发展，采用低摆幅电流模式传输系统，同传统的电压模式相比较，在达到几乎相同的性能水平时，由于有比传统模式更好的抗电源噪声能力，它可以在噪声容限低得多，而且摆幅也低得多的情况下工作。设计一个高效电流模式电路的主要挑战是静态功耗，但这在超高速网络中不成问题，因为这时的动态功耗往往起主要作用。再者，此处采用了更加先进的工艺，将供电电压从2.5 V降到1.8 V，输出电压摆幅从350 mV降为150mV，从而可以达到更低的功耗和提供更高的传输速率。

SubLVDS驱动电路

驱动电路是SubLVDS中的重要部分，其功能是实现将输入的CMOS信号转换为差分输出信号，使得在传输过程中，抗噪特性更好。

SubLVDS与LVDS的互联

由于 LVDS 驱动器具有1.2V的典型固定共模电压输出和350mV的典型差分电压摆幅，因此降压电阻网络的目标是实现 0.9V 的固定共模电压以及 150mV 的输出差分电压摆幅。使用简单的电阻网络连接 LVDS 驱动器和 Sub-LVDS 接收器是支持 Sub-LVDS 接收器所需较低信号电压电平的可行且经济的选择。

Sub-LVDS在7系列FPGA的应用

Sub-LVDS在手册xapp582和wp393都有描述，直接看图

选择DIFF_HSTL_II_F I/O标准用于Sub-LVDS发射机，因为它具有0.9V标称的共模电压。DIFF_HSTL_II_F_18的摆幅太大，不能用于subblvds信号。串联终端放置在线路中，以减少信号摆幅，从而满足Sub-LVDS规范，同时保持共模在正确的范围内。