DVFS 即动态电压频率调整,针对 SOC主频的不同,需要动态调整 SOC 的 Core Power。通过调整内核供电电压,实现SOC主频的调整。
例如:
SSD210在Core Power=0.9V时,主频为800MHz。
在Core Power=1.0V时,主频为1GHz
但是无论主频软件设置 800MHz/1GHz,都需要 Core Power=1.0V 启动(SSD210)。
那么硬件电路如何设计调整内核供电呢?
电路图如下,采用Q15控制反馈电阻,上电时,Q15导通,此时反馈电压等于输出电压在50KΩ和75KΩ( 100K并联300K )分压值,此时电路输出1V即提供内核启动电压。
当系统工作后,比如系统想要 降低功耗 ,或者在 高温情况下,需要动态调压,降低芯片主频以减少发热。只需要通过使用IO输出低电平,使Q15截止;那么,反馈电压等于输出电压在50KΩ与100KΩ分压值,便可调整Core的供电电压为0.9V,从而将SOC的主频降低为0.8MHz。
其中C665为缓启动电容。PG管脚为Power_good管脚(管脚为开漏输出,所以需要加上拉电阻),芯片正常输出电压后输出高电平,上图的PG管脚未连接到SOC的IO做检测。C743为前馈电容(NC是不贴装的意思),目的是为了 调整芯片输出响应速度 ,预留出来 方便后续调试 。
全部0条评论
快来发表一下你的评论吧 !