如何添加、报告、验证tie high/low cell？

Calibre ERC中有一项检查会检查Cell的输入pin是否直接接到了电源地，为了防止产生这种问题，我们可以控制工具在设计中给那些输入端接0/1的Pin上添加Tie low/high的Cell，而非直接接到电源地。

在布局完毕之后做如下操作即可：

setTieHiLoMode -reset

setTieHiLoMode -cell {  TIEHI TIELO } -maxFanOut 16 -honorDontTouch false -createHierPort false

addTieHiLo -cell {TIEHI TIELO} -prefix LTIE

在添加了Tie high/low Cell之后，如何检查设计中是否添加了Tie High/Low cell呢？可以用下面的命令：

dbGet [dbGet top.insts.name *LTIE* -p].name

如何得到库中的Tie High/Low Cell名称呢？

方法1：

一般Foundary都会提供Cell list以及每种Cell功能介绍的doc文档，可以在里面查看，也可以在Cell LEF中找到：

MACRO TIELO

CLASS CORE ;

FOREIGN TIELO 0 0 ;

ORIGIN 0 0 ;

SIZE 1.32 BY 5.04 ;

SYMMETRY X Y ;

SITE tsm3site ;

…

END TIELO

MACRO TIEHI

CLASS CORE ;

FOREIGN TIEHI 0 0 ;

ORIGIN 0 0 ;

SIZE 1.32 BY 5.04 ;

SYMMETRY X Y ;

SITE tsm3site ;

…

END TIEHI

审核编辑：刘清