电子说
系统噪声已成为模拟和数字设备的关键问题。对高速接口和低功耗的要求导致设备对来自电源和信号线的干扰很敏感。电路中的去耦电容器或旁路电容器为 IC 提供高瞬态电流并减少电源纹波。此类电容器靠近 IC 的电源引脚放置。
音频放大器等模拟电路在操作过程中会产生嗡嗡声或噼啪声,而微控制器等数字电路则表现出不稳定和不可预测的行为。这是因为输入电压不稳定。
如果毛刺、电压尖峰和交流分量等变化保持在容差范围内,任何设备都将准确运行。一个好的印刷电路板设计必须通过适当放置去耦和旁路电容器来解决系统内电源噪声,从而确保平稳的输入电压。
去耦提供了一条从电源到地的低阻抗路径。因此,选择低电感但高值的电容器(低阻抗)非常重要。
电容耦合对电流返回路径的影响。
下图描绘了正极和负极电源。它显示了高性能放大器的电源抑制(PSR)如何随频率在20 dB/decade左右而恶化。在直流电压下约90 dB时,PSR在较高频率下迅速下降,这意味着电源线上的多余能量与输出耦合。这就是为什么必须避免高频能量进入IC的原因。它可以通过合并电解电容器(用于低频去耦)和陶瓷电容器(用于高频去耦)来实现。。
高性能运算放大器的电源抑制与频率。图表来源:ADI
数据表中不一定指定电源抑制规范。但是您总能在数据表的应用部分找到推荐的电源去耦电路。通常应始终遵循这些建议,以确保设备正常运行。
IC 对电源波动的敏感度由电源抑制比 (PSRR) 或 PSR(以 dB 为单位)表示。PSRR 是输出电压的变化与电源电压的变化之比。
去耦电容放置
去耦电容器是一种能够以局部方式存储能量的无源元件。由于其性质,充电和放电需要时间。它可以防止电压的快速变化,通过提供适当的直流电源来保护系统或 IC。
去耦电容并联在电源和负载/IC 之间。为了抑制每个 IC 的电压干扰,它们必须放置在本地,即尽可能靠近 IC。所有配电网络都有实际的阻抗和电感来防止电流的瞬时供应,去耦电容器控制电压供应骤降和振铃并确保电路电压的稳定性。
旁路电容放置
旁路电容器用于通过将噪声旁路到地来防止噪声进入系统。它连接在电源电压 (Vcc) 和接地 (GND) 引脚之间,以减少电源线上的电源噪声和电压尖峰。
去耦电容器存储能量并将其耗散回电源轨以保持电流的平稳流动。旁路电容器提供交流信号返回路径以在电源和接地轨之间切换。
去耦电容和旁路电容的区别。
考虑到它们的用途和功能,旁路和去耦电容器可以互换使用。为任何设备供电时,主要目标是提供一个相对于输入电源接地极低阻抗的路径。一些显着的差异是:
旁路电容和去耦电容的区别
去耦电容器用于隔离或去耦两个电路。换句话说,它们将交流信号与直流信号分离,反之亦然。
较大的电解电容器(1 至 100 μF)用于去耦低频噪声。这些电容器充当电荷库来满足电路的瞬时充电要求。此类电容器不应放置在距离 IC 超过 2 英寸的地方。由于所有电解电容器都是有极性的,因此它们不能承受超过 1 伏的反向偏压而不损坏。它们具有相对较高的泄漏电流,这取决于设计、电气尺寸和额定电压与施加的电压。尽管如此,泄漏电流不会显着影响去耦。
低电感表面贴装陶瓷电容器 (0.01 μF – 0.1 μF) 用于去耦高频电源噪声。这些电容器直接连接到 IC 的电源引脚。
用于高频去耦的低电感陶瓷电容器
陶瓷电容器体积小,损耗低。它们具有较宽的温度耐受性、低 ESR/ESL、稳定性、可靠性,并且可以承受较宽的电压范围。X7R、Z5U 和 Y5V 电容器类型可提供高达几 μF 的值,具有高介电常数和高达 200 V 的额定电压。X7R 型陶瓷电容器是首选,因为它显示出较小的电容变化作为直流偏置电压的函数与 Z5U 和 Y5U 相比。
此外,还使用 NP0 (COG) 陶瓷电容器(0.1 μF 或更小),因为它们具有较低的介电常数配方和低电压系数。
由于其低电感设计,MLCC 用于 10MHz 或更高频率的旁路和滤波。
为了更有效,所有去耦电容器必须直接连接到低阻抗接地层。建议使用短走线连接这些电容器或过孔以最小化串联电感。
去耦电容器的放置至关重要,因为它会降低电源轨的阻抗。理想情况下,它应该最大化电容并最小化电阻和电感。像 IC 之类的组件依赖于它们的输入电压在运行时尽可能稳定。
PCB 走线上的有效去耦电容器放置。
在左图中(如上图所示),电源引脚和地的连接尽可能短。这是最有效的安排。在右图中(如上图),PCB 走线可能会形成环路而导致干扰问题。由于 PCB 走线的电感和电阻过大,这种安排的效果较差。
去耦电容布局
有关为 BGA 和电源总线放置去耦电容器的更多信息,请阅读PCB 设计的去耦电容器放置指南.
电路中使用的电容器数量取决于电源和接地引脚的数量以及存在的 I/O 信号。根据信号带宽或工作频率选择具有足够高自谐振频率的去耦电容器。
了解自谐振频率:电容器在此频率之前保持电容性,并在高于此频率时开始表现为电感器。去耦电容器的阻抗在频率 ω =1 / √LC 处达到最小阻抗。该频率称为去耦电容器的谐振频率。
较低的电容和较低的电感产生较高的谐振频率。通过选择较小的表面贴装组件可以获得较高的自谐振频率,因为通常较小的组件封装具有较低的寄生电感。
低频噪声去耦电容值应介于 1 µF 至 100 µF 之间。高频噪声去耦电容应介于 0.01 µF 至 0.1 µF 之间。
去耦电容的大小是根据阻抗来评估的配电网络 (PDN)以及开关IC所需的电荷。评估准确的电容器尺寸并正确放置它有助于减少 PDN 上的纹波和噪声。
根据开关期间消耗的电流和 IC 电压计算去耦电容器尺寸。
这里的:Trise是上升时间,V是 IC 电压,ΔI 是消耗的电流。
笔记:如果信号带宽小于去耦电容的自谐振频率,则上述公式有效。信号带宽由下式给出:(0.35/信号上升时间)。
为模拟IC提供稳定电源时,去耦电容不断充放电,为模拟IC工作提供稳定电源。
模拟 IC 的去耦电容器的大小由下式给出:
IC 汲取的电流是 IC 电压和频率的递增函数。
其中:f 是频率,V是 IC 电压,I 是汲取的电流。
去耦电容及时提供所需的电荷,降低整个 PDN 的输出阻抗。实际上,去耦电容器仅在特定频率范围内有效。实际去耦电容的阻抗随着频率的降低呈线性下降,随着频率的增加而增加。实际去耦电容器阻抗的这种增加是由于去耦电容器的寄生电感造成的。
还读到,如何减少PCB布局中的寄生电容。
确定去耦电容器尺寸的最佳方法之一是基于目标 PDN 阻抗。
去耦电容的大小取决于所需的电压纹波、目标 PDN 阻抗和目标 PDN 电压。
其中:f 是频率,V是 IC 电压,Vripple是电压纹波,ZPDN是目标 PDN 阻抗。
目标 PDN 阻抗和 PDN 纹波电压是电容的函数,因此解决起来非常复杂。计算“C”需要多次迭代。上面的公式更准确,因为它可以结合去耦电容器的谐振频率和由于寄生电容引起的谐振的影响。PCB布局.
在计算时ZPDN对于不同的 C 和 f 值,我们得出 C 的最佳值以获得最低ZPDN适用于所有频率范围。
笔记:IC 数据表中始终提供要使用的去耦电容值。
另请阅读我们的文章指定您的受控阻抗要求.
加入电路的电容器的电抗应小于并联电阻的1/10。电流总是走最低电阻的路径,所以如果你想将交流信号切换到地,电容应该有一个较低的电阻。要使用的旁路电容器的电容值为:
其中:f 是频率,XC是电抗。“f”取决于电路板的工作频率。
电容器是用途最广泛的组件之一PCB组件,它们最重要的功能之一是解耦。事实上,您电路板的信号和电源完整性很可能取决于您放置去耦电容器和旁路电容器的效果如何。
全部0条评论
快来发表一下你的评论吧 !