仿真测试2：全加器（模块调用）

3.1全加器

3.1.1真值表

3.1.2端口定义

做任何模块前，要确定输入输出端口有哪些，有一个整体的概念；方便以后模块调用；

在这里拟采用两个半加器组合成一个全加器，故不再使用真值表推卡诺图化简。

端口逻辑如下图：

3.1.3源代码（附test文件）

源文件

在端口例化时，要注意名称不能一致，要注意中间连接线的提前定义；

在3.1.2的基础上进行硬件描述；

测试文件

3.1.4RTL视图

在这里我们可以看到，全加器的sum输出其实是三个输入变量的异或；

3.2最终仿真结果以及打印信息